Полигон-2

Приветствую.

Интересует какая-нибудь автоматизация "реверс-сборки" платы (из готовой рабочей платы - в схему, и далее если повезет - в VHDL). Ручками оно всё конечно делается - но очень медленно, и схема хоть и получается, но визуально зело корявая и трудная для чтения. Особенно если на плате - с пару сотен корпусов мелкой логики типа 155й серии...

Вопрос интересует в общем и целом, без привязки к конкретному изделию. Есть ли какие-нибудь иные пути решения задачи, кроме как тянуть каждую дорожку ручками в Eagle?
Вот для подобной задачи на уровне кристаллов - есть например софт deGate, но вот на уровне готовых плат и изделий - прошу помощи у сообщества.

Спасибо.

LEON написал:

[q]

Из каких соображений программа будет строить вам красивые УГО элементов и располагать их в удобоваримом для чтения варианте?

[/q]

Например из тех же, из каких любой вменяемый xCAD делает обратную задачу - по схеме оптимизирует расположение корпусов на плате с учетом минимализации числа переходов и длины дорожек. Опять же, deGate ж это как-то делает - но только с кристаллами.....
А дорожки растяну я, так и быть - ручками (хотя, по идее - OCR и векторизацию еще никто не отменял).


LEON написал:

[q]

Или, что более верно как мне кажется - если знаете как работает прототип платы, то сразу в VHDL пишите.

[/q]

Дак вот не знаем, к сожалению. Посему - нужна схема, и желательно - безошибочная (глядишь - и до реплик дорастем).


LEON написал:

[q]

А вообще интересно посмотреть на плату с парой сотен корпусов 155

[/q]

Да не вопрос. И там далеко не только одни 155е - там и Z80, и Ямахи, и мотороловские камни в виде "доп.процессоров"....

Fe-Restorator написал:

[q]

как такая прога справится с многослойными платами и металлизацией via-holes? Рентген-аппарат в комплекте?!?

[/q]

Это как раз самая простая часть - и она давно выполнена. Имеются картинки дорожек платы по всем слоям, при необходимости - могут быть векторы из них же.

Проблема собственно в получении внятной схемы (разрисовке логики и прочего из всех этих мелких корпусов "на бумагу"), учитывая имеющиеся дорожки с платы.

LEON написал:

[q]

Это разные задачи.

[/q]

Я понимаю. Но ведь хочется же!


LEON написал:

[q]

нужно получить схему из набора связей между точками, и то, предварительно такой массив как-то нужно срисовать с платы.

[/q]

Я согласен его вбить в программу. Ручками. Как таблицу соединений "Отсюда>->туда" плюс расчиповку\разноговку корпусов. Я, собссно, именно этим сейчас и занимаюсь.
То есть, программа таки БУДЕТ иметь схему. Просто оная будет нечитаема человеком но читаема программой (ибо ей плевать на читаемость и визуальную составляющую). Ведь даже тот же простейший Eagle уже начинает орать мне на то, что у чипа который я начал отрисовавать (выбранного из базы программы - то есть, оная знает где у него что) - еще не подключены те и вон те ноги, итд... При продолжении рисования соединений к другим ногам - вопли уменьшаются вплоть до прекращения... То есть, он прекрасно знает, как оно должно быть (при нуле варнингов).

Я, наверное, не слишком точно выразился вначале: я не прошу от программы сделать вообще всё, лишь тупо показав ей плату издалека - я прошу лишь программу, которая просто отрисует (читай: сгенерирует красивую картинку) схему пред мои глазки. Красиво. А все начальные данные (чиповку, монтажку, таблицу соединений и проч) я в нее, разумеется - введу сам. Я не думаю, что задача "Взять из базы известный чип, отрисовать его на поле, и органично обрулить векторами дорожек согласно введенных юзером в таблицу". Это ведь совершенно равносильно разводке собственно платы со введенной схемы - там ведь точно то же самое: чипы (известные программе)+таблица соединений (введенная со схемы) -> генерируем печатку.
Не вижу ну совершенно никакой технической проблемы в обратном процессе, так как он изначально "беспотерьный" - и никакие исходные данные не теряются, кроме камментов на исходной схеме. Те же кады автоматом полностью всю тех.документацию могут выдать...Приближаясь к программингу - это даже не дизассемблировать программу (так как компиляция таки есть процесс с безусловной "потерей исходника" - в отличие от разводки числа соединений), это как раззиповать архив обратно.

Но другой вопрос - в том, что официально такой программы быть не может: она влет нарушит целую кучу разных патентов и прочей копирастии, ибо и так понятно для чего оная может понадобиться... для невозбранного заимствования из чужих и уже рабочих и отлаженных решений. (

Fe-Restorator написал:

[q]

Т.е. ты хочешь автоматом дробить чипы на DD1.1, DD1.2, ... и т.д.? Сильно. При 150 корпусах по 4 (в среднем) элемента в каждом - думаю, ты потом замаешься определять

[/q]

Именно. В том числе.
А теперь представь как я замаялся делать ровно то же самое, но ручками.
Плюс, при малейшей необходимости передвинуть какой-то элемент на уже готовой схеме - за ним тянется всё больше и всё длиннее дорожек, и приходится "раздвигать" уже готовые другие части схемы....всё опять же ручками. Вот я и хочу хоть какую-то автоматизацию хотя бы этого участка работы.

А то, что потом на схеме искать - так это не беда. Схема большая сама по себе, искать так и так придется.