Полигон-2

Кстати эмулятор КЖД на SD/CF было бы неплохо. Образ диска даже можно хранить на FAT в виде файла типа DWDISK0.IMG

Крупный недостаток КЖД это программный обмен, без ПДП...
Кроме того, если переделать формат его регистров, могут возникнуть сложности с использованием стандартного загрузчика.

Как я видел этот контроллер, когда пару лет назад начал набрасывать его в черновике: управляющий элемент на каком-нибудь сравнительно быстром современном однокристалльном микроконтроллере, буферное ОЗУ 64-128 КБ, конечные автоматы МПИ, ATA, и остальной "glue logic" в FPGA, шинный интерфейс к МПИ, шинный интерфейс ATA (предполагал сделать два канала, на одном два слота CF прямо на плате), второй выведен на разъём IDE.
Основной интеллект предполагался во встроенном ПО микроконтроллера, который реализовывал бы приём и интерпретацию команд протокола MSCP, программировал конечные автоматы на перекачку данных из ATA в буферную память, и из буферной памяти в память основной ЭВМ.
В будущем планировалось также на основе этого ядра реализовать контроллер НМЛ типа СМ5300 с поддержкой протокола TMSCP.

Но впоследствии стало понятно, что для реализации этой задачи у меня нет ни времени, ни сил, ни инструментального оснащения для отладки опытного образца. Одним древним осциллографом это изделие не отладить, а лишних средств на современный инструментарий в настоящее время тоже нет.

Я заложил микроконтроллер со 120МГц ядром, по идее его хватит на эмуляцию шины и АТА без дополнительной ПЛИС.
памятью тож более менее нормально, во флешку и загрузчик нестандартный можно поместить. Бонусом идёт разнообразная периферия типа часов, последовательного порта и прочего, но распыляться пока не хочу. Времени тоже особо лишнего нет, но есть желание попаять. Крышу рвёт от схемотехники по работе, нужна отдушина
ПДП тоже не большая проблема. В любом случае данные от ДВК и данные от жёсткого диска будут храниться в буферах МК.
Сделать их доступными снаружи большой проблемой не будет.
Я думаю всё реально.

Всему своё время.

borisfox написал:

[q]

Такая частота ещё больше затруднит макетирование, уже появляются специальные требования к дизайну платы...
Я планировал уложиться максимум в 32 МГц.
Да и неэстетично это, эмулировать всё программно И совершенно точно не хватит выводов ОМК, всё равно какая-то обвязка потребуется. ПЛИС тут была бы вполне уместна. ОЗУ, может, внешнее и не нужно, если в микроконтроллере есть достаточный объём.

[/q]

Грубо, два десятка ног на QBUS плюс два десятка на АТА. Так что тут всё нормально.
120Мгц во первых - это ядро, во вторых я простил себе жизнь заказав типа оценочную плату, STM32F2 mini
Сделаю плату с разьёмом и АП2, остальное на 2 колодки и вот этот отладочник мезонином.
http://img34.slando.ua/images_...4-kiev.jpg
в третьих дизайн такой платы меня не пугает совершенно.
Старый стал, ленивый. Раньше гораздо более сложные платы утюжил.


borisfox написал:

[q]

Могу подавать идеи и выступать критиком

[/q]

Вот вот а то смотрю я на этого микроба импортного и думаю, поставить ВП1-033+034 на шину и к ни доцепить 8051.
IDE привесить прямо в адресное пространство 51го. Прогу во внешней РФ6.
В стиле "духа времени"...