Полигон-2

Где-то непропай, или межслойный переход рассыпался... Бывает. Ловить тяжело.
Межслойные переходы в районе краевого разъёма не пропаиваются, и в них, бывает, гниёт металлизация.

Чисто крик души...
Начал писать "правильную" декодировку Qbus.
Несколько дней не мог понять что происходит и искал программные глюки.
Всё оказалось проще. Принёс боле менее пристойный осциллограф и увидел, что внутренние подтяжки микроконтроллера не вытягивают АП2. Фронты суперзавалены.
То что я списывал на криворукость программирования, оказалось кривостью схемотехники.
Вот так лень поставить пару резисторных сборок заставляет паять пару десятков резисторов.

Позвольте поинтересоваться, а после прихода сигнала, например, DIN и наличия выборки необходимого адреса, выставляется ли сигнал RPLY ?
Диаграмма чтения на МПИ :

AD0-AD15, A16-A21, BS7 NNNAAAAAAAANNNNNNNNNNNNDDDDDDDDDDNNNNNNNNNNN
SYNC ***************1111111100000000000000000000000000000011111111111
DIN **************** 1111111111110000000000000000000001111111111111111
RPLY *************** 111111111111111111111111111000000001111111111111

1 символ в диаграмме - приблизительно 50 нс
N - неопределено
А - адрес выставлен
D - данные выставлены
0 - о вольт.
1 + 5 вольт.
DIN - выставляется процессором.
RPLY - выставляется портом
*
Ток входа 531АП2 ( при 0в. ) - 3.2 ма, ток +5в. - порядка 0.15 ма.

Схема регистра со сменным адресом 177760-177776, самостоятельное устройство на МПИ, подойдет к БК0010, БК11М, УКНЦ, ДВК :

В пульте ДВК-2 ( БК11М ) можно набрать :
177570/ - открытие ячейки с адресом 177570 ( 8 ).
Для моделей с М-ЭВМ МС1201.03 и МС1201.04 надо набрать :
17777560 - т.е. добавить 6 линий Ах, т.е. 2 шт. "7" ( 8 ).
При этом на адресные линии выставится примерно на 100 нс адрес, потом сигнал SYNC опустится с +3.3 в. до уровня 0.5 в., и будет еще не менее 50 нс удерживаться адрес ( после прихода сигнала SYNC ). Для классической схемы опознания адреса ничего больше не производится.
( Однако, есть варианты с сигналом SSYNC и быстрыми процессорами - на 16 и даже больше мгц , но их сейчас не будем рассматривать ).
После поднятия сигнала SYNC с уровня 0.5 в. до уровня 3.3 в. необходимо сбросить внутренний триггер захвата адреса порта на МПИ.
После захвата адреса и пришествия сигнала DIN необходимо в течении 100 тактов процессора выставить сигнал RPLY - если этого не сделать, будет "BUS ERROR". Для процессора 1801ВМ3 при частоте 7.5 мгц это время - немного более 10 мкс. ( ВМ2-12 мгц - 7 мкс ).
*
ИМХО - делать полностью программное опознавание МПИ реально только при быстродествии более 30 лимонов рег-рег однокристалки ( т.е. 1816ВЕ51 никак не подойдет ) , иначе - путь программно - аппаратный ( как в КЖД ДВК ).
В программно - аппаратном захвате адреса захват адреса происходит аппаратно ( см. Э3 выше в моем сообщении ), а работа с сигналами DIN and DOUT - программно в ОЭВМ - в течении до 10 мкс на 1 запрос обмена. При этом на ОЭВМ поступают сигналы "наличие выборки адреса" ( выв.02 ТМ9 , +5в. - выборка есть ) и сигналы адреса в группе захваченных адресов - выв. 05. 07, 10, 12, 15 ТМ9 ( адрес - инверсный ) ). При этом сигналы ввода - вывода целесообразно в ОЭВМ заводить уже стробированными выборкой адреса - выв. 06 и 03 ЛА3 ( соответствеено "чтение" и "запись" , активный уровень - 0в. ). Вывод на МПИ сигнала RPLY целесообразно делать целиком из ОЭВМ . Если ОЭВМ медленнее 5 лимонов рег-рег, целесообразно сделать целиком аппаратный блок обмена данными - на быстром СОЗУ, например ( для богатеньких буратино - двухпортовом ).