Полигон-2

_Patron_ написал:

[q]

65536*512 = 32M

[/q]

Мда... красиво я округлил 3 порядка...


_Patron_ написал:

[q]

А где будет работать сервер HX-протокола..

На борту?

Там неслабые количества кода.

[/q]

В общем производительности бы хватило, но этого и не нужно. Мы же с вами обсуждали, нет необходимости парсить НХ протокол там, где достаточно гонять байты.
Просто у меня стенд- почти полная ДВК. Плата вычислителя, КЦГД, клавиатура. Есть и МХ контроллер, но всё дискет не куплю. Для дальнейшей отладки надо уже работать с дисками, грузить RT11, а для этого надо вытаскивать КЦГД. А так бы я загрузчик НХ разместил у себя в памяти.
Но похоже и без этого можно обойтись. Загрузчик блочного устройства есть в "биосе" 1201.03. Найти бы от него описание. Что и по каким адресам у него прописано. В смысле регистр команд, состояния и данных.


MM написал:

[q]

Или предусмотреть переключатель адресов расположения текста загрузчика и его вида ( т.к. даже минимальное ПЗУ позволяет сделать несколько вариантов ).
На время разработки там следует поставить эмуль ПЗУ, а после проработки кода - натуральное ПЗУ ( 2 шт. 556РТ7 ).

[/q]

это можно сделать ещё проще, например на ту же флешку кроме файлов - образов дисков можно положить текстовый файл с конфигурацией самой платы. Можно использовать последовательный порт порт на самой плате контроллера в режиме конфигурации, можно писать константы из пультового режима самой ДВК. Вариантов куча.

AndyTh написал:

[q]

дайте мне номер блока и заберрите данные из буфера или регистра. Остальное я сделаю.

[/q]

Если сделать ещё один шаг и сэмулировать DMA, напрямую отдавая данные в область ОЗУ - можно без всяких переделок использовать драйвер псевдо-диска HD ( по-умолчанию драйвер HD взаимодействует с псевдо-контроллером через адреса 177720 и 177722 ).

А если эмулировать DMA лень - надо просто добавить в код драйвера ( после подачи в контроллер команды чтения блока ) цикл пересылки блока данных между контроллером и памятью.

AndyTh написал:

[q]

Я ведь изначально так и предлагал. Отображать на память блок сразу.

[/q]

ДМА - это копирование данных изнутри контроллера в находящиеся на шине снаружи контроллера ячейки ОЗУ без участия процессора. При этом процессор блокируется, а на шине выполняется специальный цикл передачи данных изнутри контроллера в ОЗУ ( или наоборот ).

[q]

Вопрос в другом, изначально нужно как то загрузиться с диска.

[/q]

Здесь всё просто - загрузчик записан в нулевом блоке системного диска, а в области регистров контроллера нужно иметь небольшой код из нескольких команд, который читает 0-й блок загружаемого привода по адресу 0 и передаёт управление на адрес 0. Сам же этот начальный загрузчик надо запускать вручную из пульта по команде xxxxxx G, где хххххх - адрес кода начального загрузчика в области регистров контроллера.

Если контроллер использует ДМА - можно сделать как в MY - иметь специальную команду "прочитать загрузчик", по которой контроллер сам помещает данные из нулевого блока диска по адресу 0. Тогда надо сначала записать в регистр данных номер загружаемого привода, потом записать в регистр команд код команды "прочитать загрузчик", а потом просто нажать "G" и управление будет передано на адрес 0, где уже находится прочитанный с привода загрузчик.

AndyTh написал:

[q]

А если ячейки памяти будут находиться внутри контроллера, то это уже не ДМА?

[/q]

Если контроллер эмулирует всю доступную процессору память - проблем нет. Но если на шине есть внешняя ( по отношению к контроллеру ) память - передавать туда данные контроллер должен по ДМА.

Воооот! Достаточно драйверу разместить буфер в самом контроллере, и процессору ничего делать не нужно. Данные "волшебным" образом будут меняться сами. Это очень хорошо иллюстрируется двумя видеоконтроллерами.
Это 580ВГ75 и ЕМНИП 1809ВГ6. Первая перебиралки адресов не имеет и без аппаратного ДМА контроллера не работает. Не, сделать то можно, но...
Второй чип счётчик адресов имеет и прекрасно работает на системах без ДМА контроллера. Более того, видел в сети проект, где процессор и видеоконтроллер питались от одного тактового генератора, но инвертированными относительно друг друга клоками.
Остальные сигналы управления тоже были подогнаны по времени. В результате проц и видеоконтроллер обращались к памяти по очереди не замечая друг друга.

Но это пока на том этапе, на котором я остановился, не так важно.
Мне бы "стандартную" раскладку адресов командных и управляющих регистров для начала найти.
В общем буду потихоньку курить паспорт от RQDX, до просветления мож толк и выйдет.