Полигон-2

Беру таймаут. Надо бы перебрать доступные в округе МК, сделать платку на Q-BUS и мигнуть светодиодом.
Вот смотрю я на кусок схемы КЦГД, как на образец входной части.
Достаточно ли дешифровать только 16 линий адреса?
Как с доступностью АП2? Я то нашёл энное количество, иль пожертвовать некоторой функциональностью и поставить обычные 8бит регистры?

Anonymous написал:

[q]

Для организации регистров в странице в/в используется сигнал BS/К_ВУ_Н, когда он активен(в логическом нуле), адрес регистра выставляется на ад1..ад12, которые и следует дешифрировать.

[/q]

Где можно почитать об этом способе адресации? Гугл выдаёт только диаграммы только простого обмена

http://www.intuit.ru/EDI/11_04...es/2-3.gif

Упоминание о обмене ВВ с отображением на память попалось только в сканированном документе от DEC. Но качество его нечитаемое. Можно и просто картинку

Т.е. если я планировал SYNC завести на прерывание и по нему отлавливать адрес, то нужно ещё будет добавить программную или аппаратную проверку на BBS7.

Стоп, но при программной обработке запросов шины я в любом случае обрабатываю оба байта. Т.е. адрес автоматически получается 16 бит. И ещё момент, на плате контроллера должна ведь быть сэмулирована ПЗУшка с загрузчиком. Она должна напрямую отображаться на память?

При ёмкости набортного флеша современных контроллеров туда и RT11 влезет.

Чуть в сторону от темы, но где-то рядом.. Весеннее обострение или у дураков мысли сходятся. Сделал макет сопряжения ВМ1 и IDE, с целью устранить зуд и исправить недоразумение aka режим PIO IDE. Вот такая штуковина

умеет читать и писать секторы, блок пересылается в режиме DMA (причем IDE работает в режиме PIO).
Прерывания еще не проверял, но там засад быть не должно. Два прерывания, одно от IDE, другое по окончании пересылки блока от DMA. Соответственно, никаких программных циклов на опросы флагов и пересылку блоков. Нижний разъем это IDE, к левому присоединяется ВМ1, который на другом стенде.
Как решение для тиражирования - есть сомнения по причине нежности 588ВТ2 по отношению к зарядам статического электричества, шина IDE идет прямо на ВТ2. Убирать за буфера - теряется и так уже на грани приемлемости элегантность (запутанность впихнулась в 16L8).
У меня же есть вопросы, не хочется ради них открывать новую тему, поэтому попытаюсь "примазаться" тут:
- Какие адреса для IO лучше всего использовать, если блок, обслуживающий IDE+DMA+прерывания это непрерывная область 16 слов?
- Предполагается, что в окончательном изделии будет ВП1-065, как лучше выстроить цепочку прерываний (что ближе к процессору, что дальше)?