Полигон-2

Mik-740 написал:

[q]

У меня есть мать TMC TI5VGF на VIA MVP3

[/q]

А что говорит сама мать об объеме кэша? Запустить с любым цпу и глянуть? О таком производителе я впервые слышу, хотя вот обзорчик.

biotenshu написал:

[q]

Были мысли найти плату-донора с таким чипом, отпаять его, и припаять на свою DFI K6BV3+/66. Конечно сам я это сделать не смогу, но умельцы найдутся. Пока неспешно ищу донора.

[/q]

Там наверняка конфигурационный резистор (перемычку) переставить надо будет.
С 1MB cache у Вас кешируется 256MB, если WT, или 128MB, если WB.

biotenshu написал:

[q]

Вот здесь поподробней, не подскажите где почитать про это?

[/q]

Здесь только чтение datasheet, и отслеживание дорожек. Очень хорошо, если найдете четкое
фото полной версии платы, обратите внимание на резисторы (возможно с нулевым
сопротивлением в районе кеша). Например, на ZIDA 5SVA-E (версии с 256 и 512KB
cache, но ревизия одна), видна разница в установке резисторов (0 Ом) R131-R133


biotenshu написал:

[q]

А вы не в курсе насколько переключение с режима WB в WT отразится на производительности? Причем если не менять количество RAM при этом, для чистоты эксперимента.

[/q]

WB заметно повышает скорость перемещения данных в кеше (иногда слегка может снзить
скорость перемещения в памяти) и предпочтительнее (идиотский режим WB without dirty,
снижающий в ~2 раза скорость чтения памяти не имею ввиду, если что про WB without dirty я писал здесь)

Но WB снижает cacheable RAM в два раза,и часто приходится выбирать WT. Правда BIOS-ы
для плат MVP3 обычно не позволяют выбирать режим, но можно написать программу для DOS
(или драйвер для FreeBSD). который сделает это.

Проверить режим кеширования и cacheable RAM можно DOS программой CTCM7.EXE

PS. LS 5MVP3 использует режим WT, а вот ZIDA 5SVA(E) - WB (чипсет VIA VPX), и в версии
платы с 256KB cache кешируется всего 32MB (тк 5SVA не имеет второго tag).

Ну это видимо non-cacheable region в облвсти нижней памяти (разделяемую память
например адаптеров ISA/PCI часто нельзя кешировать, если они DMA пользуют).
Или memory hole 15-16MB. А при 128MB как показывает?

В любом случае, я думаю это неплохо, а вот если 512MB поставить, то да, будет ухудшение
производительности. Хочу предупредить, что для проверки надо ставить процессор без
встроенного L2 cache, тк с процессором K6-2+ / K6-3 (со своим кешем) CTCM показывает
настройки L2 в процессоре, а кеш на плате перестает распознавать.

На моей ASUS P5A R1.06 ситуация лучше, тк 512MB памяти кешируется в режиме WB (почти
идеальный вариант), тк tag 10bit, встроенный в чипсет. Но из-за моей любви к VIA чипсетам
(кроме чипсетов со встроенной графикой) - MVP3 все равно по мне много лучше.

Кстати, MVP3 поддерживает только 8-бит tag, и теоретический максимум при 2MB cache:
256MB WB / 512MB WT

А на VIA VPX/VP2/VP3 поддерживается 10-бит tag, и теоретический максимум при 2MB cache:
1024MB WB / 2048MB WT, что больше чем можно реально поставить памяти на плату.

Но для этого плата должна иметь две микросхемы tag (у второго используются только два
бита), к сожалению примеров таких плат я не знаю. Вы такие не встречали?

Точно последний 1MB, не первый? Вы какой программой смотрели?

На 5ALI61 какая ревизия у Вас (внешний тег стоит)? Если стоит, то должно кешироваться 128MB, если нет - 512.