Объявление форума |
Если пользуетесь личными сообщениями и получили по электронной почте оповещение о новом письме, не отвечайте, пожалуйста, почтой. Зайдите на форум и ответьте отправителю через ЛС. |
Полигон-2 » Другие архитектуры » Полуплата 1801ВМ3 |
<<Назад Вперед>> | Страницы: 1 2 3 4 5 6 7 8 9 10 * 11 12 13 14 .. 20 21 22 23 24 25 | Печать |
andyTh |
Сообщение отправлено: 10 августа 2016 18:49
То, что вы видите это 4.7В и 5МГц. На подложке -4,8 вольта. |
Сейчас на форуме |
andyTh |
Сообщение отправлено: 16 августа 2016 10:43 Сообщение отредактировано: 16 августа 2016 17:29
Подскажите плиз вот такую штуку. Я сейчас защёлкиваю адрес в латчи по сигналу SYNC, но вот есть у ВМ3 замечательный вывод ТА. Правда, насколько я понял в циклах с активным WTBT его нет, зато в том же месте и той же длительности есть сам WTBT. Может логичнее было защёлкивать по (SYNC and TA) or (SYNC and WTBT). Так по крайней мере строб будет точно равен длинне именно адреса. И какой правильной длительности должен быть SSYNC? На диаграммах в ТО он короткий, если делать его из SYNC, надо ли обрезать? Проблем особых нет, это я разглядываю ТО на 1201.03/04 Пытаюсь понять как прицепить к контроллеру ДОЗУ управление байтовыми регистрами. Типа сигналы CB0, CB1 и RB. Похоже я сделал большую глупость, когда ради облегчения трассировки разбросал разряды AD вперемешку по разным симам... UPD. с SSYNC вопрос снят. UPD2. (SYNC and WTBT) тоже не пойдёт. Оно два раза сработает... |
Сейчас на форуме |
Anonymous
Advanced Member
Откуда: Москва(Россия) Всего сообщений: 2537 Рейтинг пользователя: 0 Ссылка Дата регистрации на форуме: 22 нояб. 2011 |
Защёлкивать можно, открывая регистр по приходу WTBT или TA при неактивном SYNC и закрывая по приходу SYNC, перевзводя схему по снятию SYNC, но зачем такие премудрости, если то же самое делается по уровню SYNC? Обратите внимание, что WTBT, BS и REFRESH также участвуют и в протоколе перехода в режим блочного обмена с памятью и будут шевелиться иначе. МС12010.03/04 блочный доступ к своей памяти не поддерживала, но зря, т.к. был бы существенный выигрыш в производительности. Раскидыванием разрядов данных вперемешку не страшно, если использовать доступ такой же, каким пользуется ВП1-119, т.е. доступ к памяти осуществляется всегда по 16 разрядов данных + контрольные разряды, а модификация байтов выполняется в отдельном буферном регистре. Там это сделано для экономии на контрольных разрядах и сильно тормозит байтовые операции, но если у вас уже плата вышла такой - ничего не поделаешь, не резать же дорожки... |
andyTh |
NEW! Сообщение отправлено: 16 августа 2016 20:02 Сообщение отредактировано: 16 августа 2016 20:04
Да со стробом я уже успокоился к вечеру Чисто для саморазвития, ТА выставляется всегда или только в циклах словного обмена? Остался вопрос с промежуточным этим регистром. Это ж просто какой то тихий ужос... Кому и зачем такое пришло в голову. Нет, я конечно догадываюсь зачем оно сделано, но почему так коряво. 119 занята на 2/3 своего обьёма. Неужели нельзя было поднапрячься и сделать по человечески. Ладно, это так, лирика. Честно говоря возникла мысль перезаказать плату. Ибо за полдня сегодня так и не придумал простого способа вклинить его, регистр, в схему. Плюс контроллер ДРАМ дался туговато. И это я только один конкретный набор симов вставил. Не так уж и дорога эта самая статика |
Сейчас на форуме |
Anonymous
Advanced Member
Откуда: Москва(Россия) Всего сообщений: 2537 Рейтинг пользователя: 0 Ссылка Дата регистрации на форуме: 22 нояб. 2011 |
TA выставляется с адресом, если следующий цикл будет чтение или выборка инструкции, о типе цикла сообщает сигнал NS, мультиплексированный с A21. WTBT выставляется с адресом, если следующий цикл будет запись. |
andyTh |
NEW! Сообщение отправлено: 17 августа 2016 13:54
Спасибо! Подскажите ещё плиз, чем отличаются в тесте Т4 скажем ПРЯМАЯ ЗАПИСЬ от ЧТЕНИЕ И ОБРАТНАЯ ЗАПИСЬ. Второе это цикл чтение - модификация - запись? |
Сейчас на форуме |
Anonymous
Advanced Member
Откуда: Москва(Россия) Всего сообщений: 2537 Рейтинг пользователя: 0 Ссылка Дата регистрации на форуме: 22 нояб. 2011 |
Профиль | Сообщить модератору
NEW! Сообщение отправлено: 17 августа 2016 22:45 Сообщение отредактировано: 17 августа 2016 22:47
Я не разбирал 134 прошивку, менял там только загрузчики, добавляя ide и scsi вместо редких и малодоступных устройств. Для теста пользуюсь ckmba* из ТМОС, которая у меня из пзу грузится. Я так понимаю, что сперва память прописывается каким-то кодом, затем он вычитывается и сверяется, и записывается ещё каким-то кодом, но почему "обратная" - надо тест разобрать dess'ом или дизасемблером и посмотреть... |
MM
Advanced Member
Откуда: Павловский Посад Мск.обл. Всего сообщений: 3418 Рейтинг пользователя: 0 Ссылка Дата регистрации на форуме: 2 авг. 2013 |
Насчет теста в 134 - сначала записывается типа адрес слова + N - это прямая запись. Потом он читается - сравнивается с вычисленным значением, потом инвертируется и записывается обратно в ту же ячейку - "обратная запись". На 3 этапе теста - чтение "обратной записи" и сравнение с вычисленным значением. Если писать тест для реального железа - желательно на каждом проходе прибавлять "1" к "N"- так примерно за пару суток можно проверить реальный метр на 2 млн рег-рег. * Кстати, есть мнение, что ДОЗУ на реальном тесте за недельку Должно выкатить единичную ошипку - это дело очень тщательно исследовалось в конце 1980-х, даже в "Электрониксе" была статья по объяснению причин этого и методам устранения. Да, и СОЗУ тоже подвержено этому - но в полпорядка меньше раз - за счет конструктивных особенностей 6-транзисторной ячейки. Полностью исключить это явление в отделе ОЗУ можно только "троированием" СОЗУ - когда используется логический компаратор на чтение - если 2 из трех данных чтения одинаковы - они и признаются "правильными". Такая организация ОЗУ не помогает от радиопомех и сбоях в чипсете - необходимо несколько модулей М-ЭВМ с механизмом аппаратного контроля ОЗУ, но это тема др. раздела. |
andyTh |
NEW! Сообщение отправлено: 19 августа 2016 23:09
Попробовал вернуться к чтению ТО на плату. На всяк случай читаю это http://www.emuverse.ru/downloa..._TO_1.djvu Диаграммы работы с памятью на страницах файлика 41, 42 и 43. Диаграммы 25, 26 и 27. Насколько я понимаю, если вопрос коррекции ошибок не стоит, промежуточные регистры используются только в режиме "вывод байта" диаграмма 27. Так? И вот ещё интересно, при использовании схемы коррекции и этих самых регистров, когда сначала пишем в них, а потом в память или в процессор, что именно заставляет процессор делать второй цикл в котором происходит перезапись регистры - память. Диаг. 25 и 26. |
Сейчас на форуме |
Anonymous
Advanced Member
Откуда: Москва(Россия) Всего сообщений: 2537 Рейтинг пользователя: 0 Ссылка Дата регистрации на форуме: 22 нояб. 2011 |
Перезапись процессор не делает, она происходит внутри цикла процессора и делается ВП1-119, сам процессор одну запись выполняет. Вы с vslav по поводу 119 пообщайтесь, он её тоже вскрывал. |
<<Назад Вперед>> | Страницы: 1 2 3 4 5 6 7 8 9 10 * 11 12 13 14 .. 20 21 22 23 24 25 | Печать |
Полигон-2 » Другие архитектуры » Полуплата 1801ВМ3 |
1 посетитель просмотрел эту тему за последние 15 минут |
В том числе: 1 гость, 0 скрытых пользователей |
Последние | |
[Москва] LIQUID-Акция. Сливаются разъемы CF МС7004 и 7004А на AT и XT Пайка термотрубок Проммать s478 PEAK 715VL2-HT ( Full-Size SBC) Подскажите по 386 материке по джамперам. |
Самые активные 5 тем | |