Полигон-2

Гулять так гулять...

==================== Протокол начат: 15/11/2016 2134 =====================

.SPEED

ТЕСТ БЫСТРОДЕЙСТВИЯ

КОМАНДА СЛОЖЕНИЯ РЕГИСТР-РЕГИСТР
БЫСТРОДЕЙСТВИЕ (ТЫС.ОП./СЕК) 1072

КОМАНДА СЛОЖЕНИЯ РЕГИСТР-ПАМЯТЬ
БЫСТРОДЕЙСТВИЕ (ТЫС.ОП./СЕК) 360

КОМАНДА УМНОЖЕНИЯ РЕГИСТР-РЕГИСТР
БЫСТРОДЕЙСТВИЕ (ТЫС.ОП./СЕК) 72

КОМАНДА ДЕЛЕНИЯ РЕГИСТР-РЕГИСТР
БЫСТРОДЕЙСТВИЕ (ТЫС.ОП./СЕК) 280
.
================== Протокол остановлен: 15/11/2016 2147 ==================

Состояние SSYNC фиксируется ( внутри проца ) при смене уровня SYNC с 0в. до +5в. Т.е. если он лежит ( урвень 0 в.) в момет начала ТА - цикл будет "быстрый".
Если 5 мгц и SSYNC = 0в., где-то теряется 500 т. рег-рег ( или даже больше ).
Если СОЗУ имеет время выборки менее 1/2 такта ВМ3 ( здесь - 100 нс, ну предположим, с учетом тормозов ИС согласования - 80 нс ), то целесообразно выставлять RPLY сразу при приходе DIN/DOUT ( не позднее 10 нс после их прихода ).
И еще один момент - при высоком ( +5в.) уровне SYNC на процессор не должен поступать сигнал RPLY в виде 0в. уровня.
Видимо, и при отсуствии DIN и DOUT тоже не следует подавать сигнал RPLY в виде 0 в.
*
Если надо сохранять содержимое ОЗУ - для этого предусмотрен рубильник "Пультъ" - при рестарте и установленном режиме "пульт" Т0 не будет чистить ОЗУ, кроме адресов 0-17776.
*
п.4 и п.5 делается элементарно на нескольких 1531ИР23, АП6, ТМ9 и др. мелкоте типа АП2.
( АП2 понадобится десяточек-другой ).
*
Вместо РЕ2-134 могу посоветовать 4хМ556РТ7. Ну или КР556РТ7. Рядом с колодками предусмотреть перемычки под установку 573РФ5 и режим ожидания выборки ПЗУ ( кондесатор на RPLY ). Хотя, конечно, целесообразно использовать 1801РР1.
*
При МПП и всех фичах следует максимально буферизировать внутреннюю МПИ. Да, конструкция будет очень горячей, но зато 2 млн рег-рег ( без разгона ! ) на дороге не валяются...
( 1 шт. 530АП2 потребляет порядка 0.7 ватт, при частоте 10 мгц - до 1.5 ватт ).

andyTh написал:

[q]

...В любом случае память 45нс успевает. А вот по приходу DIN выставлять стрёмно...

[/q]

Ни капельки не стремно !
По ГОСТ на МПИ ( ссыль выше ) данные на МПИ валидны при снятии процем сигнала DIN - т.е. аппаратно через 1 такт после выставки сигнала DIN при условии логической закоротки DIN и RPLY. Т.е. именнов этом месте зарыто 1/3 быстродействия.

Кстати, именно такими обычаями на МПИ объясняется максимальный битрейт МПИ - 1.5 млн транзакций в 1 сек, или 3 мбайт/с.
Если надо поднять хотя бы до 4 мбайт - уже идет огромный шаг в сторону ISA-16 ( раздельные а/д и т.п. )

MM написал:

[q]

Кстати, именно такими обычаями на МПИ объясняется максимальный битрейт МПИ - 1.5 млн транзакций в 1 сек, или 3 мбайт/с.
Если надо поднять хотя бы до 4 мбайт - уже идет огромный шаг в сторону ISA-16 ( раздельные а/д и т.п. )

[/q]

Я подумывал, если делать плату на 1839, надо забить на совместимость по РППМ, ставить в качестве базового конструктива
габарит полуплаты и писишный PCI разьём. И там лепить раздельную шину. Иначе смысла нет
А может и для 1831 уже надо.

и 1839 и 1831 это дело некоего будущего.
С 1839 вообще пока картина мира не сложена у меня. Ну ОС, допустим VMS. С этим относительно несложно.
А железо? Делать плату с МПИ и похерить весь профит от камня но поиметь периферию или делать плату с собственной шиной долго и мучительно делать под неё периферию?
Чипсет да, загадка, но есть подозрение что без него можно и обойтись более менее малой кровью.
Скорей всего там самое главное кэшконтроллер между процом и внешней памятью. Вообще внешней в смысле.
Если повесить разумное количество памяти рядом с процом, жизнь значительно упростится.
Ну и изобрести мост в МПИ, если его разводить.

Но опять таки, картины мира пока нет.
Гораздо актуальнее для меня сейчас вопрос видео под уже шевелящуюся плату.
Я вот думаю попробовать сделать что то по мотивам КЦГД и Э85.
Сижу рисую понемногу.