Полигон-2

Подскажите плиз вот такую штуку.

Я сейчас защёлкиваю адрес в латчи по сигналу SYNC, но вот есть у ВМ3 замечательный вывод ТА.
Правда, насколько я понял в циклах с активным WTBT его нет, зато в том же месте и той же длительности есть сам WTBT.
Может логичнее было защёлкивать по (SYNC and TA) or (SYNC and WTBT).
Так по крайней мере строб будет точно равен длинне именно адреса.

И какой правильной длительности должен быть SSYNC? На диаграммах в ТО он короткий, если делать его из SYNC, надо ли обрезать?

Проблем особых нет, это я разглядываю ТО на 1201.03/04
Пытаюсь понять как прицепить к контроллеру ДОЗУ управление байтовыми регистрами.
Типа сигналы CB0, CB1 и RB.
Похоже я сделал большую глупость, когда ради облегчения трассировки разбросал разряды AD вперемешку по разным симам...

UPD. с SSYNC вопрос снят.
UPD2. (SYNC and WTBT) тоже не пойдёт. Оно два раза сработает...

Да со стробом я уже успокоился к вечеру

Чисто для саморазвития, ТА выставляется всегда или только в циклах словного обмена?

Остался вопрос с промежуточным этим регистром. Это ж просто какой то тихий ужос...
Кому и зачем такое пришло в голову. Нет, я конечно догадываюсь зачем оно сделано, но почему так коряво.
119 занята на 2/3 своего обьёма. Неужели нельзя было поднапрячься и сделать по человечески.
Ладно, это так, лирика.

Честно говоря возникла мысль перезаказать плату.
Ибо за полдня сегодня так и не придумал простого способа вклинить его, регистр, в схему.
Плюс контроллер ДРАМ дался туговато. И это я только один конкретный набор симов вставил.
Не так уж и дорога эта самая статика

Спасибо!

Подскажите ещё плиз, чем отличаются в тесте Т4 скажем ПРЯМАЯ ЗАПИСЬ от ЧТЕНИЕ И ОБРАТНАЯ ЗАПИСЬ.
Второе это цикл чтение - модификация - запись?

Насчет теста в 134 - сначала записывается типа адрес слова + N - это прямая запись. Потом он читается - сравнивается с вычисленным значением, потом инвертируется и записывается обратно в ту же ячейку - "обратная запись". На 3 этапе теста - чтение "обратной записи" и сравнение с вычисленным значением.
Если писать тест для реального железа - желательно на каждом проходе прибавлять "1" к "N"- так примерно за пару суток можно проверить реальный метр на 2 млн рег-рег.
*
Кстати, есть мнение, что ДОЗУ на реальном тесте за недельку Должно выкатить единичную ошипку - это дело очень тщательно исследовалось в конце 1980-х, даже в "Электрониксе" была статья по объяснению причин этого и методам устранения.
Да, и СОЗУ тоже подвержено этому - но в полпорядка меньше раз - за счет конструктивных особенностей 6-транзисторной ячейки.
Полностью исключить это явление в отделе ОЗУ можно только "троированием" СОЗУ - когда используется логический компаратор на чтение - если 2 из трех данных чтения одинаковы - они и признаются "правильными". Такая организация ОЗУ не помогает от радиопомех и сбоях в чипсете - необходимо несколько модулей М-ЭВМ с механизмом аппаратного контроля ОЗУ, но это тема др. раздела.

Перезапись процессор не делает, она происходит внутри цикла процессора и делается ВП1-119, сам процессор одну запись выполняет. Вы с vslav по поводу 119 пообщайтесь, он её тоже вскрывал.