Полигон-2

Спорный вопрос. Зафиксируйте время на отметке 1992 год. Массово выпускаются первые 386DX компы. Самая частая микросхема кэша на "рассыпушных" материнках - 32 или 64кбит. У меня много таких - с 32 или 64КБайтным кэшем. Уже потом появились чипсетные материнки форматом А4 м кэшем 128КБ 5ю микросхемами. Но ведь оставались произведенные с избытком более старые 32 или 64кбит микросхемы? Ведь прогресс шел по нарастающей... Их бы ставили с удовольствием.
Хочется уточнения теории.

To sanders. Относительно что было выгоднее тогда ставить - не подскажу. Но бывают
случаи когда микросхема меньшей емкости даже дороже стоит, из-за того что снята с
производства. Кстати на моей M321 (386DX) как раз стоял tag 8Kx8 запаянный(!). Пришлось
выпаивать чтобы нарастить cache до 256KB. Может еще влиять удобство разводки, у более емких
микросхем есть "запас" на адресную(ые) линии. Напомню, что для RAM не сильно важно, какой
именно вывод адреса/данных использовать фактически, те A1 может быть подключен как A6,
D1 к D5 итп.


sanders написал:

[q]

Попутно вопрос по размеру кэша: если 256КБ хватает для ОЗУ 64КБ, то по логике - 512КБ для 128МБ, и наконец бывает кэш 1МБ - да, да. А бывает ли ОЗУ на 486 256МБ? Теоретически да - 4 сима по 64МБ, но так ли однозначна эта формула? И верно ли то, что при ОЗУ 64МБ мне кэш свыше 256КБ не принесет пользы?

[/q]

RAM 256MB (как и cache 1MB) на 486 бывает, например SiS496/497 поддерживает.
Максимальный cache size, как и DRAM жестко ограничен возможностями чипсета.
Пользу большой кеш все равно принесет, но наибольшая выгода от увеличения его
объема будет при большом ОЗУ (чтобы не было некешируемой памяти).

Отмечу, что для более современных чипсеттов i430TX, 430HX кешируется 64MB (512MB для
HX с 11-bit tag) в режиме WB, и область кеширования не зависит от объема кеша. Связано это
со встроенным в чипсет dirty/valid tag. Его организация 8Kx2 (2-х битный), что достаточно для кеша
256KB (8Kx32byte). Но для кеша 512KB недостаточно tag 8K, и он перестраивается в 16x1bit, а
недостающий bit берется с внешнего тега. Те с одной стороны увеличиваем размер кеша, с
другой стороны теряем один бит его, и независимо от cache size имеем cacheable RAM
64MB(512MB для HX с 11-bit tag).
Пишу по памяти, можете уточнить в datasheet, но идея такая (хотя там явно не написано, пишется
как само мобой разумеющееся). Похожая ситуация на Ali Alladin, но в datasheet подробная таблица
есть.

В подтверждение правоты i8088, а раз я не понимаю, как оно работает, то пытаюсь верить написанному, так вот: в одном описалове перемычек кэша на 486 материнке написано на счет TAG SRAM для 256КБ кэша - "16/32х8" - т.е. годится любая из этих микросхем в качестве tag-а.

Может будет полезно. На достоверность не проверено.
https://www.itstep.org/files/ITE%201-Lesson_1b.pdf

стр.40