Полигон-2

Anderson1, Вы что-то перепутали.
write combining - это атрибуты кеширования памяти, в P6 включается
именно в процессоре с помощью MTRR регистров.

В K6 есть AMD Write Allocation - выделение строк кеша при записи,
у P5A включается даже в BIOS. Это функция процессора, не чипсета.

У P6 WA уже у всех есть всегда, а вот у Pentium1 этого нет.

Поясните, что Вы имели ввиду.

doctord, я забыл за CXT WC, тк я в основно возился с WA, исправлял BIOS LS 5MVP3,
он не включал WA с 512MB RAM (с 256MB WA работало), Теперь WA работает с любым размером
памяти: 504MB для K6 и K6-2 старых выпусков, и вся возможная память (теоретически почти
4GB, реально чипсет не позволяет больше 512MB ставить) для K6-2 новых выпусков и K6-3.
С "плюсовыми" процессорами пока не проверено.

Но опять-таки это функция процессора, а не чипсета, как писал Anderson1.
Чипсет должен правильно работать со всем этим, но управляется все процессором.

Что касается P6, то атрибуты кеширования WB, WC, non-caceable настраиваются регистрами
MTRR, которые входят в группу MSR.

А вот чтобы можно было WA отключить у P6 (если данная область кешируется конечно) - не
помню такого регистра

TweakBIOS тоже должен всё это уметь
http://old-dos.ru/files/file_745.html

Где-то уже считали: доступ к L2 кэшу 8 тактов, а к памяти - что-то типа 40-140. Естественно там всё мрёт без кэша, ибо откуда процу данные то брать. Архитектура такая, там большинство всяких новый архитектурных прибамбасов как раз на L2 и завязано, ведь по сути там принцип вычислительного ядра тот же, поэтому отключая прибамбасы, получаем схожую производительность.