Полигон-2

[q]

Подскажете какие регистры править

[/q]

[q]

Device 0 Bus 0 Host Bridge Registers
CPU Interface Control
Device 0 Offset 50 – Request Phase Control (02h)..........RW
7
CPU Hardwired IOQ (In Order Queue) Size
Default per the strap on pin MA11 during reset. This
register bit can be written to 1 to restrict the chip to
one level of IOQ.
0 4-Level ...... default if no external strap resistor
1 1-Level
6
Read-Around-Write
0 Disable ................................................... default
1 Enable
5
Reserved
.........................................always reads 0
4
Defer Retry When HLOCK Active
0 Disable ................................................... default
1 Enable
Note: always set this bit to 1
3-2 Reserved
.........................................always reads 0
1
Fast Speculative Read
0 Disable
1 Enable .................................................... default
0
CPU / PCI Master Read DRAM Timing
0 Start DRAM read after snoop complete ...... def
1 Start DRAM read before snoop complete
Revision 1.82 October 22, 2001
Device 0 Offset 51 – Response Phase Control (02h) .......RW
7
CPU Read DRAM 0WS for Back-to-Back Read
Transactions
0 Disable ....................................................default
1 Enable
Setting this bit enables maximum read performance
by allowing continuous 0-wait-state reads for
pipelined line reads. If this bit is not set, there will be
at least 1T idle time between read transactions.
6
CPU Write DRAM 0WS for Back-to-Back Write
Transactions
0 Disable ....................................................default
1 Enable
Setting this bit enables maximum write performance
by allowing continuous 0-wait-state writes for
pipelined line writes ands sustained 3T single writes.
If this bit is not set, there will be at least 1T idle time
between write transactions.
5
DRAM Read Request Rate
0 3T
......................................................default
1 2T
4
Fast Response (HIT/HITM Sampled 1T Earlier)
0 Disable ....................................................default
1 Enable
3
Non-Posted IOW
0 Disable ....................................................default
1 Enable
2
CPU Read DRAM Prefetch Buffer Depth
0 1-level prefetch buffer ............................default
1 4-level prefetch buffer
1
CPU-to-DRAM Post-Write Buffer Depth
0 1-level post-write buffer
1 4-level post-write buffer ........................default
0
Concurrent PCI Master / Host Operation
0 Disable – the CPU bus will be occupied (BPRI
asserted) during the entire PCI operation .....def
1 Enable – the CPU bus is only requested before
ADS# assertion

[/q]

[q]

Вот, например, описание битов регистра 50 устройства 0 на шине 0 (Host Bridge):

[/q]

[q]

На 440ZX с максимальными настройками в BIOS результат 104,7 и 42,9 fps. Соответственно в 320х240 и 640х480.
После тюнинга в TweakBIOS: 105,1 и 43,1. То есть много "выжать" не удалось. Большинство настроек и так оптимальны.

На Via693, также с максимальными настройками BIOS: 42,0 и 11,8 fps. Да, результаты такие удручающие. Pentium-3 450 показывает производительность P-233 MMX.
После твикания в TweakBIOS получилось: 58,3 и 17,8 fps. В 640х480 результат вырос в 1,5 раза!
Причем, наибольший эффект принесли не настройки памяти, а настройки порта AGP.
Обязательно должны быть включены "CPU-to-AGP Post Writes" (было отключено) и "CPU-to-AGP Dynamic Bursting" (было включено).
Изменение настрок памяти почти не влияет на результаты тестов.
Следующий шаг - пропатчил биос биоспатчером с ключом "/v" - включение настроек ускорения памяти на чипсетах Via.
Результаты: 75,2 и 25,4 fps.
Да, до 440zx далеко (напомню, 105,1 и 43,1 fps).
Но рост на Via по сравнению с исходными результатами: 79% и 115% соответственно.

[/q]

[q]

Причем, наибольший эффект принесли не настройки памяти, а настройки порта AGP.
Обязательно должны быть включены "CPU-to-AGP Post Writes" (было отключено) и "CPU-to-AGP Dynamic Bursting" (было включено).

[/q]

[q]

[/q]