| Объявление форума |
Если пользуетесь личными сообщениями и получили по электронной почте оповещение о новом письме, не отвечайте, пожалуйста, почтой. Зайдите на форум и ответьте отправителю через ЛС. |
Полигон-2 » Другие архитектуры » Инопланетные скрижали |
 |
Инопланетные скрижали
PDP-11 для Intelоидов
| <<Назад Вперед>> | Страницы: 1 2 3 4 5 ... 18 19 20 21 22 * 23 24 25 26 27 28 29 30 | Печать |
| MC68k |
Профиль | Сообщить модератору
NEW! Сообщение отправлено: 8 октября 2017 20:38 Сообщение отредактировано: 8 октября 2017 20:39
MM написал: Полная прозрачность ОЗУ на 1801-й и 1806-й серии процев возможна только с временами выборки не более 1/2 такта проца, примерные тайминги :Клок для процессора генерит видеоконтроллер, все фазы сигналов известны. Вопрос - где воткнуть чтение видеоконтроллера, по отношению к клоку процессора, чтобы он не догадывался о наличии конкурента? Иными словами - где посмотреть временные диаграммы процессора 1801ВМ1? Mixa написал: Намерение записи угадать заранее невозможноПочему? |
| svinka
Advanced Member
Сеньор Откуда: Совчина Всего сообщений: 1585 Рейтинг пользователя: 0 Ссылка Дата регистрации на форуме: 25 июня 2016 |
Профиль | Сообщить модератору
NEW! Сообщение отправлено: 8 октября 2017 20:52 Сообщение отредактировано: 8 октября 2017 20:56
MC68k написал: Иными словами - где посмотреть временные диаграммы процессора 1801ВМ1?Абрайтис В.-Б. Б., Аверьянов Н. Н., Березенко А. И. и др. Микропроцессоры и микропроцессорные комплекты интегральных микросхем. Справочник. В 2-х томах. Под ред.В.А.Шахнова. М. Радио и связь. 1988г. 368+368с.ил. Твердый переплет, Увеличенный формат. (ISBN: 5-256-00371-2 / 5256003712) Том 2 Может мне уже Вам этот двухтомник продать? 600р (за 2тома) + доставка |
| Mixa
Member
Откуда: Москва Всего сообщений: 170 Рейтинг пользователя: 0 Ссылка Дата регистрации на форуме: 8 авг. 2009 |
Профиль | Сообщить модератору
NEW! Сообщение отправлено: 8 октября 2017 21:02 Сообщение отредактировано: 8 октября 2017 21:23
MC68k написал: Почему?Все из-за цикла Чтение-Модификация-Запись, сначала SYNC, потом DIN, все сопровождающие сигналы - всё в точности как у цикла чтения, но потом сюрприз, там, где должен случиться задний фронт SYNC, проваливается WTBT и за ним следует DOUT, SYNC все еще остается активным низким. Вот тут приходится делать запись. P.S. Не совсем точно выразился, WTBT - здесь это признак байт/слово, просто срисовал поведение с экрана осциллографа, у меня в тот момент байтовая операция была. Только DOUT является признаком записи. |
| MC68k |
Там только ввод(ага, некоторые, прям так и написано), ПДП и прерывания. А где "вывод" и "ввод-модификация-вывод"? |
| Mixa
Member
Откуда: Москва Всего сообщений: 170 Рейтинг пользователя: 0 Ссылка Дата регистрации на форуме: 8 авг. 2009 |
вот это описание Вам попадалось? Vslav отреверсил и по результатам описал. |
| MM
Advanced Member
Откуда: Павловский Посад Мск.обл. Всего сообщений: 3418 Рейтинг пользователя: 0 Ссылка Дата регистрации на форуме: 2 авг. 2013 |
Профиль | Сообщить модератору
NEW! Сообщение отправлено: 9 октября 2017 0:16 Сообщение отредактировано: 9 октября 2017 3:02
MC68k написал: все фазы сигналов известныС 1801-й и 1806-й серией это не совсем так. Они требуют асинхронность устройств на МПИ. Что мешает сделать 2-портове видео-СОЗУ из 62256-25 нс ? Могу примерно нарисовать скелет такого девайса, ориентированный на графический видеовывод ( но этого уже не будет на рисунке ). При тактовой 15.4 мгц ( канонические 30.8/2 ) максимальная задержка будет приемлемой, не более 2-х тактов проца ( ~400 нс ). Принцип работы 2-портового СОЗУ : 1-я фаза ( 129 нс ) - обслуживание видеоконтроллера 2-я фаза ( 129 нс ) - обслуживание МПИ. При попадании запроса проца на начало "его" фазы общая задержка составит 129+129+129 = 390 нс. В принципе, частоту можно и сразу 30.8 запустить, но тогда придется использовать только 531/1531 ИС, иначе "не успеют". Примерная Э3 распределителя 2-х портового СОЗУ :  Не показаны : 1533ИР23 куча, 62256-25 нс, цепи МПИ и мноогое др. |
| MC68k |
Профиль | Сообщить модератору
NEW! Сообщение отправлено: 9 октября 2017 8:33 Сообщение отредактировано: 9 октября 2017 9:13
Mixa написал: вот это описание Вам попадалось? Vslav отреверсил и по результатам описал.Почему-то там половина страниц пустые, много пунктов пропущено. MM написал: С 1801-й и 1806-й серией это не совсем так. Они требуют асинхронность устройств на МПИ.Эта песня хороша, начинай сначала  Какая асинхронность может быть в пределах одноплатного компьютера, где ВСЕ сигналы формируются из пиксельклока и устройства отвечают синхронно пиксельклоку с нулевой задержкой? ПДП нет, тактовый генератор один, никакие сигналы шины за пределы платы не выходят.MM написал: Что мешает сделать 2-портове видео-СОЗУ из 62256-25 нс ?MM написал: максимальная задержка будет приемлемой, не более 2-х тактов проца ( ~400 нс ).Бред какой-то. Какой смысл использовать 25нс память и тут же тормозить проц на 400нс? Мне вариант решения видится так. Видеоконтроллер обращается к памяти, когда нужно ему, а если во время обращения процессор тоже хочетЪ, формирует задержку в один пиксельклок(100нс), чтобы завершить свои делишки. P.S. Ewgeny7 появился |
| Mixa
Member
Откуда: Москва Всего сообщений: 170 Рейтинг пользователя: 0 Ссылка Дата регистрации на форуме: 8 авг. 2009 |
MC68k написал: Почему-то там половина страниц пустые, много пунктов пропущено.Страницы 13, 14, 16, 17, 18, картинки с диаграммами и текст. Разве не отображается? А шину можно превратить в синхронную, отдавая RPLY быстро и сразу на всё, чтоб и таймауты шины исключить. Появится немного детерминизьму. DIN 2 такта 400 нс, DOUT нецелое число тактов |
| MC68k |
Страницы 13, 17, 18 пустые. Смотрю evince 2.32.0 На ixbt.com есть два длинных(206 и 196 страниц) треда про процессоры, включая 1801. Попробую там что-нибудь выудить. Вроде _Patron_ там отмечался. Пока что осознал, что VIRQ и IRQ1 мне не потребуются, а IRQ2, IRQ3 надо синхронизировать по фронту CLC. Не совсем понятно, надо ли формировать RPLY для SEL1, SEL2? Сигнал INIT используется для сброса устройств(это я уточняю)? Такой себе эквивалент RESET? Сигнал BSY для многопроцессорных систем и в одноплатной, однопроцессорной системе не используется? |
| Mixa
Member
Откуда: Москва Всего сообщений: 170 Рейтинг пользователя: 0 Ссылка Дата регистрации на форуме: 8 авг. 2009 |
MC68k написал: Страницы 13, 17, 18 пустые. Смотрю evince 2.32.0Они реально полезные, потому что соответствуют и верифицированы. xpdf показывает, evince не пробовал. Вечером могу попробовать. $xpdf -v xpdf version 3.03 $evince --version Просмотр документов 3.14.1 MC68k написал: Не совсем понятно, надо ли формировать RPLY для SEL1, SEL2?Не обязательно, его выставляет сам процессор. Но если и внешний сформируется, конфликта вроде не случится. MC68k написал: Сигнал INIT используется для сброса устройств(это я уточняю)? Такой себе эквивалент RESET?Типа того. Но с закидонами. Вырабатывается и аппаратно, при старте процессора, и программно по команде RESET. MC68k написал: Сигнал BSY для многопроцессорных систем и в одноплатной, однопроцессорной системе не используется?Сильно не вникал, но похоже что так, при этих условиях он как тот Неуловимый Джо. |
| <<Назад Вперед>> | Страницы: 1 2 3 4 5 ... 18 19 20 21 22 * 23 24 25 26 27 28 29 30 | Печать |
Полигон-2 » Другие архитектуры » Инопланетные скрижали |
|
| 0 посетителей просмотрели эту тему за последние 15 минут |
| В том числе: 0 гостей, 0 скрытых пользователей |
| Последние |
|
| [Москва] LIQUID-Акция. Сливаются разъемы CF МС7004 и 7004А на AT и XT Пайка термотрубок Проммать s478 PEAK 715VL2-HT ( Full-Size SBC) Подскажите по 386 материке по джамперам. | |
| Самые активные 5 тем |
|