Полигон-2

andyTh написал:

[q]

Я совершенно не хочу сказать что "звона нет". Он конечно же есть. Но не нужно его демонизировать в данном случае.

[/q]

У меня сложилось впечатление что проблемы "звона" для 1801ВМ1 имеют нецифровую природу. Сам то процессор практически синхронный - когда он ведущий на шине, то зависит фактически от одного принимаемого сигнала RPLY, а этот сигнал на всех схемах "лечат" триггером типа TM2, так что какой тут "звон". Однако, есть экспериментальный факт, что если в момент защелкивания данных при чтении, эти самые данные нестабильны, то процессор наглухо виснет (установлено Воландом при разработке SMK-512, на нескольких системах). Никаких "цифровых" предпосылок к такому зависанию нет, логически схема процессора корректна. Точно так же с длинными линиями - отражения сигналов создают помеху уже на активных выходах (то есть выходной буфер (это такая мощная специальная схема на"многопальцевом" транзисторе) вывода разрешен) процессора и он тоже глючит. То есть, чисто аналоговые явления внутри микросхемы. Поэтому нельзя просто взять почитать "Начальный курс черной магии" Джонсона и Грехэма и разрулить проблемы 1801ВМ1.

1801BM1 написал:

[q]

У меня сложилось впечатление что проблемы "звона" для 1801ВМ1 имеют нецифровую природу.

[/q]

У меня никогда не было ВМ1 , а вот наблюдения за иглами у ВМ3 навели меня на мысль, что на фронте сигнала (физически это перепад от +5 в 0) у него каким то образом на вывод проскакивает напряжение подложки. Оно невероятно, но уж больно большую отрицательную амплитуду имеет эта иголка. Но она реально короткая. Несколько нан, и никакого вреда от неё нет.
ПыСы, да, я пытался давить эти иглы .
ПыПыСы оно не нужно. отлично работает и с ними.
ПыПыПыСы, тот кто смотрел осциллографом корзину, сигналов на проце не боится.

Интересное решение по поводу разделения видеопамяти между процессором и синхрогенератором было применено в заменителе 580вг75 для радио-86рк
http://www.danbigras.ru/RK86/Naladka/NoVG75.html

выделенная видеопамять на дешевенькой статике 4кбит кр541ру2
приоритет всегда у процессора. вывод на экран пустого знакоместа если память занята процессором. на глаз не заметно. снега нет. если хотите лазайте туда во время ГСИ или ГКИ для того чтобы уж совсем не мерцало при работе с видеопамятью.

1801BM1 написал:

[q]

И продолжается:
- дождались активного RPLY;
- сняли DOUT;
- ждем деактивацию RPLY;
- дождались неактивного RPLY;
- сняли SYNC;

[/q]

А вот эта часть описана, как она с клоком соотносится?

1801BM1 написал:

[q]

По растактовке арбитража пока ничего точно не могу сказать

[/q]

Если процессор один, то арбитраж выполняется за какое-то количество тактов или пропускается?

1801BM1 написал:

[q]

Точно так же с длинными линиями - отражения сигналов создают помеху уже на активных выходах (то есть выходной буфер (это такая мощная специальная схема на"многопальцевом" транзисторе) вывода разрешен) процессора и он тоже глючит. То есть, чисто аналоговые явления внутри микросхемы.

[/q]

Это возбуд при большом КСВ. На достаточно больших мощностях можно наблюдать интересные световые эффекты и оплавление выходного каскада.

1801BM1 написал:

[q]

С одиночного ВМ1 уже все давно снято, и с реальной микросхемы, и с модели, и верифицировано между собой, и даже описание написано

[/q]

Я тут уже 25 страниц пытаюсь выяснить - при отсутствии задержек _RPLY_ в однопроцессорной системе цикл занимает одинаковое количество тактов?

svinka написал:

[q]

Интересное решение...

[/q]

Совсем не читатель? Несколько страниц назад, я уже это все описывал, все дружно посмеялись и продолжили бормотать про задержки RPLY.

LeoN65816 написал:

[q]

+++

[/q]

Пожалуй начну с игнора.

andyTh написал:

[q]

У вас есть время в двух ситуациях.

[/q]

Про первую часть я уже осознал потому что это видно на существующих диаграммах.

andyTh написал:

[q]

Второй участок недетерминирован - это между снятием РПЛИ и выставлением следующего СИНК.

[/q]

Вот этот момент как-то смазан и пока упирается в стоны "задержка ОЗУ ххх-тактов". Меня в данном случае интересует все, что происходит(а не может происходить) между передними фронтами SYNC при ответе устройств и памяти в том числе, если сигнал RPLY формируется втечение одного такта(CLC) после выставления процессором DIN или DOUT.

andyTh написал:

[q]

Если с гемором, надо ставить один-два регистра на выход памяти. И защёлкивать либо данные для проца либо данные для видео.

[/q]

Это не такой уж и гемор, правда корпусов добавится и размер платы подрастет. Так в каждом клоне спектрума сделано - берем атрибуты когда можно, используем, когда нужно.

andyTh написал:

[q]

Тут нервы попортят циклы Ч-М-З

[/q]

До этой ступени дзена с железной стороны я еще не дошел. С программной стороны все ясно и понятно.

andyTh написал:

[q]

Это существенно упростит жизнь, но потребует больше корпусов ОЗУ.

[/q]

4 корпуса место двух. Это я уже описывал. При этом уменьшится на 1 кол-во мультиплексоров и дешифратор надо будет подпилить, либо зарядить туда 556РТ4А. Размер платы подрастет.

andyTh написал:

[q]

Или таки притормаживайте камешек

[/q]

Это решение "в лоб". В этом случае память можно сделать на чем угодно, даже на половинках РУ5 И соответственно скорость упадет процентов на 15.

andyTh написал:

[q]

В общем договариваться с вашими тараканами придётся только вам.

[/q]

Именно. По факту - нет полных и точных растактовок, чтоы однозначно похоронить прозрачный доступ без задержек и сделать а)ОЗУ и вдео-ОЗУ раздельно; б)подтормаживать процессор.