Внимание! Это временный неофициальный архив старой версии форума Полигон Призраков, созданный сочувствующим форуму участником. Этот сайт просуществует лишь до тех пор, пока администрация Полигона не сдержит своё обещание и не откроет официальный архив по адресу old.sannata.org.

Полигон-2

Форум о старых компьютерах

Объявление форума

Если пользуетесь личными сообщениями и получили по электронной почте оповещение о новом письме, не отвечайте, пожалуйста, почтой. Зайдите на форум и ответьте отправителю через ЛС.

Полигон-2 »   Другие архитектуры »   Инопланетные скрижали
RSS

Инопланетные скрижали

PDP-11 для Intelоидов

<<Назад  Вперед>> Страницы: 1 2 3 4 5 ... 7 8 9 10 11 * 12 13 14 15 .. 25 26 27 28 29 30
Печать
 
_Patron_
Member


Откуда: Москва
Всего сообщений: 146
Рейтинг пользователя: 0


Ссылка


Дата регистрации на форуме:
19 дек. 2012
MC68k написал:
[q]
То есть "ячейка", которая выбирается по SEL1 доступна на чтение и запись?
[/q]
SEL1 отвечает на DOUT, но изменить состояние там могут только биты 2 и 3 ( маска ^b0000000000001100 ). Эти биты управляют отображением кода ПЗУ пульта в адресах 160000..172777. Если в этом диапазоне не планируются регистры устройств ( или если там вообще нет кода ПЗУ ) - отображение кода ПЗУ можно не делать и состояние битов не менять. Но запись в SEL1 всё равно должна докладывать процессору об успехе ( выставлением RPLY в ответ на DOUT ) иначе процессор не сможет работать.
svinka
Advanced Member
Сеньор

Откуда: Совчина
Всего сообщений: 1585
Рейтинг пользователя: 0


Ссылка


Дата регистрации на форуме:
25 июня 2016
_Patron_ написал:
[q]
SEL1 отвечает на DOUT, но изменить состояние там могут только биты 2 и 3 ( маска ^b0000000000001100 ). Эти биты управляют отображением кода ПЗУ пульта в адресах 160000..172777. Если в этом диапазоне не планируются регистры устройств ( или если там вообще нет кода ПЗУ ) - отображение кода ПЗУ можно не делать и состояние битов не менять. Но запись в SEL1 всё равно должна докладывать процессору об успехе ( выставлением RPLY в ответ на DOUT ) иначе процессор не сможет работать.
[/q]
смотрим схему бк и делаем вывод что почти все что здесь написано - заблуждение автора
Anonymous
Advanced Member


Откуда: Москва(Россия)
Всего сообщений: 2537
Рейтинг пользователя: 0


Ссылка


Дата регистрации на форуме:
22 нояб. 2011
Не заблуждение, а _Patron_ описал частный случай, реализованный в микросхеме чипсета ДВК 1801ВП1-030. К процессору относится там только 3 бит, которым он управляет микропрограммно, остальные манипуляции осуществляет уже пультовая программа в пзу 1801РЕ1-000.
Блок, ответственный за выборку SEL1, находится внутри процессора и процессор отвечает сам себе, производя и обращение по адресу, и выставляя RPLY. Использовать регистр можно как угодно, главное, чтоб старший его байт всегда указывал на стартовый адрес пзу для возможности перезапуска по сбросу процессора.
MC68k
Member


Всего сообщений: 165
Рейтинг пользователя: 0


Ссылка


Дата регистрации на форуме:
18 июля 2015
_Patron_ написал:
[q]
SEL1 отвечает на DOUT, но изменить состояние там могут только биты 2 и 3 ( маска ^b0000000000001100 ). Эти биты управляют отображением кода ПЗУ пульта в адресах 160000..172777.
[/q]
_Patron_ написал:
[q]
Но запись в SEL1 всё равно должна докладывать процессору об успехе ( выставлением RPLY в ответ на DOUT ) иначе процессор не сможет работать.
[/q]
Это хорошая новость.

svinka написал:
[q]
смотрим схему бк
[/q]
А есть в читабельном виде или перерисованная?
Пожалуй нарисую резисторные сборки и защелки на адрес...
MC68k
Member


Всего сообщений: 165
Рейтинг пользователя: 0


Ссылка


Дата регистрации на форуме:
18 июля 2015
Anonymous написал:
[q]
Не заблуждение, а _Patron_ описал частный случай,
[/q]
Предупреждать надо.

Anonymous написал:
[q]
Блок, ответственный за выборку SEL1, находится внутри процессора и процессор отвечает сам себе, производя и обращение по адресу, и выставляя RPLY.
[/q]
Это внутри процессора или надо что-то навешивать снаружи?

Anonymous написал:
[q]
Использовать регистр можно как угодно, главное, чтоб старший его байт всегда указывал на стартовый адрес пзу для возможности перезапуска по сбросу процессора.
[/q]
ok
Меня еще очень смущают К588ВГ2. Очень смущают.
Порисовал немного. Пока добавилось всего три перемычки(напомню, я люблю однослойные платы).
Anonymous
Advanced Member


Откуда: Москва(Россия)
Всего сообщений: 2537
Рейтинг пользователя: 0


Ссылка


Дата регистрации на форуме:
22 нояб. 2011
Это внутри процессора, но сам 3 бит требует защёлки снаружи, чтоб управлять режимом подстановки пзу по векторам пультового режима.
В БК этих векторов нет, а реализовано это отсутствием ячеек памяти, куда сохраняется состояние процессора перед переходом по этим векторам. Благодаря этому, при попытке останова, происходит прерывание по таймауту шины и переход по 4 вектору, предварительно заполненному указателем на обработчик в мониторе.
Обработчик однако может проверить, была ли это попытка обработать фатальную ситуацию или же произошёл обычный таймаут. В БК при любой записи в SEL1 в нём искусственно взводится 2 бит, а после считывания - очищается. Сделан он там на ТМ2. При обычном прерывании по 4 вектору процессор сразу переходит по содержимому вектора, а при попытке выйти в пультовый режим - всегда пишет в SEL1 3 бит, таким образом устанавливая по факту записи 2 бит, а проверив бит 2, БК может отличить тип прерывания и не использовать вектора пультового режима.
А чем смущают 588ВГ2? Толку от них, честно говоря, маловато, проще на логике сделать. Выгодно их ставить в систему с малым быстродействием, где малое потребление требуется, как и почти всю 588 серию.
_Patron_
Member


Откуда: Москва
Всего сообщений: 146
Рейтинг пользователя: 0


Ссылка


Дата регистрации на форуме:
19 дек. 2012
svinka написал:
[q]
смотрим схему бк и делаем вывод что почти все что здесь написано - заблуждение автора
[/q]
Да я просто в маразм уже впадаю.

Два года назад целый месяц отлаживал осциллографически точный эмулятор процессора 1801ВМ1 ( рисующий во всех режимах осциллограммы, совпадающие с осциллограммами реального ВМ1 с точностью до полутакта ).

Там половина кода проверяет, а не к SEL1 ли идёт обращение:

void MPI_1801VM1::WordRead( word addr, word & wData, bool bRW_Mode )
{
  pVM1_bus->BSY = false;
  word AD       = ~ addr;
  pVM1_bus->AD  = AD;
  
  SwitchToFiber( pMainFiber );

  pVM1_bus->SYNC = false;
  pVM1_bus->DIN  = false;
  
  if( bSEL_Mode )
  {
    pVM1_bus->RPLY = false;
  }
MC68k
Member


Всего сообщений: 165
Рейтинг пользователя: 0


Ссылка


Дата регистрации на форуме:
18 июля 2015
Anonymous написал:
[q]
Это внутри процессора, но сам 3 бит требует защёлки снаружи, чтоб управлять режимом подстановки пзу по векторам пультового режима.
[/q]
ok

Anonymous написал:
[q]
В БК при любой записи в SEL1 в нём искусственно взводится 2 бит, а после считывания - очищается. Сделан он там на ТМ2. При обычном прерывании по 4 вектору процессор сразу переходит по содержимому вектора, а при попытке выйти в пультовый режим - всегда пишет в SEL1 3 бит, таким образом устанавливая по факту записи 2 бит, а проверив бит 2, БК может отличить тип прерывания и не использовать вектора пультового режима
[/q]
Скачал схему с сайта репоядного, буду раскуривать разные источники.
Почти сразу нашел этот узел на ТМ2. А вот там в БК-0010.01 куча вводов процессора притянута к +5. Там все правильно?
И еще вопрос - можно использовать вывод процессора SEL2 для выборки последовательного порта.
Ох, сколько же там элементов с ОК.

Anonymous написал:
[q]
А чем смущают 588ВГ2? Толку от них, честно говоря, маловато, проще на логике сделать.
[/q]
Вот и я о том же.

svinka, _Patron_, при всем уважении, потрудитесь изливаться где-нибудь в другом месте. Спасибо.
alecv
Advanced Member


Откуда: Санкт-Петербург
Всего сообщений: 5545
Рейтинг пользователя: 0


Ссылка


Дата регистрации на форуме:
5 окт. 2004
Вот тут расписано, как работает СТОП в БК-0010
https://github.com/svofski/bk0010/wiki/ru_STOP
Другие статьи тоже интересные.
Anonymous
Advanced Member


Откуда: Москва(Россия)
Всего сообщений: 2537
Рейтинг пользователя: 0


Ссылка


Дата регистрации на форуме:
22 нояб. 2011
MC68k написал:
[q]
БК-0010.01 куча вводов процессора притянута к +5. Там все правильно?
[/q]
В БКшке на +5 подтянуты у процессора выводы:
02 - SACK - вход-выход подтверждения захвата шины, в БК нет устройств DMA и потому не используется.
03 - DMGI - вход разрешения захватить шину, не используется.
05 - DMR - вход-выход запроса на захват шины, не используется.
06 - SP - рудимент 1801ВЕ1, вход внешней частоты для встроенного в ВМ1 таймера, полноценное использование которого возможно только у ВМ1Г, где есть прерывание от внутреннего таймера.
27, 26 - PA0, PA1 - эти задают адрес процессора в 4-процессорной системе, в данном случае делая его "главным", т.е. не ожидающим предоставление шины, а сразу выполняющим циклы.
33 - IRQ3 - прерывание по вектору 0270, в модели 0010(.01) не используется.
<<Назад  Вперед>> Страницы: 1 2 3 4 5 ... 7 8 9 10 11 * 12 13 14 15 .. 25 26 27 28 29 30
Печать
Полигон-2 »   Другие архитектуры »   Инопланетные скрижали
RSS

1 посетитель просмотрел эту тему за последние 15 минут
В том числе: 1 гость, 0 скрытых пользователей

Последние RSS
[Москва] LIQUID-Акция. Сливаются разъемы CF
МС7004 и 7004А на AT и XT
Пайка термотрубок
Проммать s478 PEAK 715VL2-HT ( Full-Size SBC)
Подскажите по 386 материке по джамперам.

Самые активные 5 тем RSS