Внимание! Это временный неофициальный архив старой версии форума Полигон Призраков, созданный сочувствующим форуму участником. Этот сайт просуществует лишь до тех пор, пока администрация Полигона не сдержит своё обещание и не откроет официальный архив по адресу old.sannata.org.

Полигон-2

Форум о старых компьютерах

Объявление форума

Если пользуетесь личными сообщениями и получили по электронной почте оповещение о новом письме, не отвечайте, пожалуйста, почтой. Зайдите на форум и ответьте отправителю через ЛС.

Полигон-2 »   Другие архитектуры »   Инопланетные скрижали
RSS

Инопланетные скрижали

PDP-11 для Intelоидов

<<Назад  Вперед>> Страницы: 1 2 3 4 5 ... 19 20 21 22 23 * 24 25 26 27 28 29 30
Печать
 
MC68k
Member


Всего сообщений: 165
Рейтинг пользователя: 0


Ссылка


Дата регистрации на форуме:
18 июля 2015
Я о том, что " Е ВИД О" :) Скачал обновленную 09 - там все ок.
LeoN65816
Newbie


Всего сообщений: 76
Рейтинг пользователя: 0


Ссылка


Дата регистрации на форуме:
31 июля 2013
MM написал:
[q]
Что мешает сделать 2-портове видео-СОЗУ из 62256-25 нс ?
[/q]
А что мешает использовать натуральное двухпортовое СОЗУ? 1, 2, 3, 4.
MC68k
Member


Всего сообщений: 165
Рейтинг пользователя: 0


Ссылка


Дата регистрации на форуме:
18 июля 2015
LeoN65816 написал:
[q]
3.
[/q]
О, вторая волна продавцов потянулась :)
_Patron_
Member


Откуда: Москва
Всего сообщений: 146
Рейтинг пользователя: 0


Ссылка


Дата регистрации на форуме:
19 дек. 2012
LeoN65816 написал:
[q]
А что мешает использовать натуральное двухпортовое СОЗУ?
[/q]
А что мешает вставить между ОЗУ и видеоконтроллером двухсловный регистр предвыборки. Ведь контроллер никогда не пишет в ОЗУ и всегда читает последовательно. Это позволяет разделить его на две части - асинхронный предвыборщик и синхронный отрисовщик с двухсловным буфером между ними.
MC68k
Member


Всего сообщений: 165
Рейтинг пользователя: 0


Ссылка


Дата регистрации на форуме:
18 июля 2015
_Patron_ написал:
[q]
А что мешает вставить между ОЗУ и видеоконтроллером двухсловный регистр предвыборки. Ведь контроллер никогда не пишет в ОЗУ и всегда читает последовательно.
[/q]
То есть незаметно вклиниться между клоками процессора совсем никак? Такто я уже почти согласный на один клок задержки, когда это нужно видеоконтроллеру(вангую, что бипер получится немного пердячий).

Дожал "археологию", сделал небольшой конспект. Попутно скролю(там одни словесные баталии) тему на ixbt.com.
На очереди найти и почитать про ДВКшный(?) Quasic и PL/1.
Порисовал немного. Есть желание заменить все сигнальные линии с 0.020" на 0.015" и сделать сетку привязки помельче, но таких больших плат ЛУТом по таким нормам я еще не делал(мелочь 2"*2" была и 0.006").
Mixa
Member


Откуда: Москва
Всего сообщений: 170
Рейтинг пользователя: 0


Ссылка


Дата регистрации на форуме:
8 авг. 2009
MC68k написал:
[q]
То есть незаметно вклиниться между клоками процессора совсем никак?
[/q]
Я бы так категорично не говорил, поток требований от процессора достаточно разреженный по факту, и даже тогдашняя, современная тому времени, DRAM (которую почему-то ругают за тормознутость, но на самом деле она не такая, особенно на фоне тормознутости процессоров) простаивает. Просто этого еще никто не делал.
Но этот поток требований по отношению к синхре выглядит неогранизованным.
Можно прикинуть. Минимальный командный цикл у ВМ1 это 8 тактов. Это 1.6 мкс и одно обращение к памяти. Сколько раз можно дополнительно, на свои нужды, обратиться к памяти за это время? Много. И процессор не заметит.
Дальше. Наберемся наглости и сфантазируем, что через одного у нас не одно обращение к памяти, а два. Типа вклиниваются Ч-М-З такие особенные, чтоб и 8 тактов (фантастика, они длиннее), и прям вплотную (ну ващще за гранью реальности). Это 3 обращения на 3.2 мкс. Тоже дофига для своих нужд остается. Ворота широченные, приходи, бери — не хочу, процессору пофиг. Он своими тормозами озабочен.
MM
Advanced Member


Откуда: Павловский Посад Мск.обл.
Всего сообщений: 3418
Рейтинг пользователя: 0


Ссылка


Дата регистрации на форуме:
2 авг. 2013
Mixa написал:
[q]
Ворота широченные, приходи, бери — не хочу, процессору пофиг
[/q]
Это заблуждение.
Сам проц необходимо вынести за скобки, т.к. 8 тактов - при 0 тактах задержки на МПИ.
Рассматривать только циклы МПИ.
Т.е. речь идет только о вариантах 2-портового ОЗУ.

Как писали выше, радикально упростить Э3 можно с применением БИС двухпортового СОЗУ.
Как вариант для минимального бюджета - только на минимальный текстовый экран, т.к. ДПСОЗУ на порядок дороже обыкновенного СОЗУ.
MC68k
Member


Всего сообщений: 165
Рейтинг пользователя: 0


Ссылка


Дата регистрации на форуме:
18 июля 2015
Mixa написал:
[q]
Минимальный командный цикл у ВМ1 это 8 тактов.
[/q]
Вот, уже совсем горячо.

Mixa написал:
[q]
Это 1.6 мкс и одно обращение к памяти. Сколько раз можно дополнительно, на свои нужды, обратиться к памяти за это время? Много. И процессор не заметит.
[/q]
Т.е. RPLY ожидается CPU начиная с 8-го такта? Мне сейчас вот что не понятно, точнее не совсем очевидно - цикл это 8 тактов плюс задржки ответов RPLY?

MM написал:
[q]
Это заблуждение.
[/q]
Сначала выясним, кто заблуждается.

MM написал:
[q]
Сам проц необходимо вынести за скобки, т.к. 8 тактов - при 0 тактах задержки на МПИ.
[/q]
А теперь, внимание, вопрос - откуда возьмутся задержки МПИ, если корзины нет, шина не выведена, устройства всегда готовы что-нибудь выдать на шину данных?

MM написал:
[q]
Рассматривать только циклы МПИ.
[/q]
Которые при задержках 0 тактов равны, какой ужас, тактам процессора.

MM написал:
[q]
Т.е. речь идет только о вариантах 2-портового ОЗУ.
[/q]
Напомню, речь идет о 62256 со временем доступа 100нс, а в перспективе и 4464-12.

MM написал:
[q]
Как писали выше, радикально упростить Э3 можно с применением БИС двухпортового СОЗУ.
[/q]
Мне начинает казаться, что Вы меня троллируете :)
andyTh
Гость

Ссылка

MC68k написал:
[q]
перспективе и 4464-12
[/q]
Я думаю вы понимаете, что 12 в маркировке обозначают 120нс.
И с учётом времянок КАС-РАС-чтение/запись оно на самом деле нан где то 200-300.
Чего б не поискать старые кэшатины с действительно 12-20нс? Они проца не замечают при работе на видео вообще :)
Сейчас на форуме
MM
Advanced Member


Откуда: Павловский Посад Мск.обл.
Всего сообщений: 3418
Рейтинг пользователя: 0


Ссылка


Дата регистрации на форуме:
2 авг. 2013
MC68k написал:
[q]
MM написал:
[q]
Это заблуждение.
[/q]
Сначала выясним, кто заблуждается.
[/q]
Значит, все 35 лет ( смомента выпуска 1801ВМ1 - 1981 г.) заблуждались, и нашелся 1 чел - который неЗаблуждается ?


MC68k написал:
[q]
А теперь, внимание, вопрос - откуда возьмутся задержки МПИ, если корзины нет, шина не выведена, устройства всегда готовы что-нибудь выдать на шину данных?
[/q]
Слаботочная МПИ выходит непосредственно из 1801ВМ1.
Звон начинается уже на 15-20 см. линий слаботочки МПИ на ПП, и становится критичным при 30-40 см общей длины шины МПИ, что, например, заставило в БК0010 снизить тактовую до 3 мгц из 4.7 возможных для 1801ВМ1А.
Как компенсировать звон МПИ на ДПП ?
Достаточно просто - рядом с процем установкой линейки конденсаторов 47...75 пф на общий от линий АД0...АД15, SYNC, DIN, DOUT, WTBT, RPLY. Все конденсаторы должны быть одинаковыми, лучше - надежные советские.
Подтягивать МПИ на проце резисторами менее 1.5 к - нежелательно, т.к. от этого ( уменьшения номинала резисторов ) звон существенно возрастает.
Задержки на МПИ используются в первую чередь для компенсации ( утихания ) звона, а не возникают от использования чрезмерно длинных линий и медленных ИС буферов.
<<Назад  Вперед>> Страницы: 1 2 3 4 5 ... 19 20 21 22 23 * 24 25 26 27 28 29 30
Печать
Полигон-2 »   Другие архитектуры »   Инопланетные скрижали
RSS

1 посетитель просмотрел эту тему за последние 15 минут
В том числе: 1 гость, 0 скрытых пользователей

Последние RSS
[Москва] LIQUID-Акция. Сливаются разъемы CF
МС7004 и 7004А на AT и XT
Пайка термотрубок
Проммать s478 PEAK 715VL2-HT ( Full-Size SBC)
Подскажите по 386 материке по джамперам.

Самые активные 5 тем RSS