Полигон-2

Mixa написал:

[q]

8 тактов это минимальное время между обращениями к памяти, потому что минимальный машинный цикл есть эти самые 8 тактов, а цикл шины и внутренние циклы процессора не отвязаны друг от друга.

[/q]

Насколько я разобрал микрокод - как раз отвязаны. При выполнении некоторых инструкций микроядро может выдать запрос на обмен блоку ввода-вывода для выборки слова следующей инструкции и дальше заниматься своими делами, при этом обмен по МПИ начнется и будет идти параллельно. Такая себе простенькая конвееризация. Также, ЕМНИП, циклы МПИ следуют быстрее 8 тактов при обработке прерываний, там вообще 4-5 обменов последовательно идут - IAKO, запись PSW в стек, запись PC в стек, чтение PC из вектора, чтение PSW из вектора, выборка первой инструкции обработчика.

MC68k написал:

[q]

Vslav?

[/q]

Угу. Под ВМ1 маскируюсь

[q]

Вот уже противоречивая информация. Давайте еще раз - такт(клок) это то, что на ногу _CLC_ приходит, а цикл это то,
что выполняется на несколько тактов.

[/q]

"Цикл, обмен, цикл обмена" - одно и то же, относится к МПИ, можно использовать более строгое "транзакция [МПИ]". Да, выполняется несколько тактов.

[q]

[транзакция] Записи это
- заняли шину;
- активировали SYNC;
- выставили адрес;
- защелкнули адрес;
- выставили данные;
- выставили сигнал DOUT;
- ждем RPLY.

[/q]

И продолжается:
- дождались активного RPLY;
- сняли DOUT;
- ждем деактивацию RPLY;
- дождались неактивного RPLY;
- сняли SYNC;
- арбитраж (освобождение, если кому еще надо) шины;

По растактовке арбитража пока ничего точно не могу сказать, паяю 2-х процессорный модуль, сниму диаграммы, сравню с 2-х процессорной моделью - там наворочено много по схеме всего, так просто что-то определенное утверждать не получается.

andyTh написал:

[q]

Я совершенно не хочу сказать что "звона нет". Он конечно же есть. Но не нужно его демонизировать в данном случае.

[/q]

У меня сложилось впечатление что проблемы "звона" для 1801ВМ1 имеют нецифровую природу. Сам то процессор практически синхронный - когда он ведущий на шине, то зависит фактически от одного принимаемого сигнала RPLY, а этот сигнал на всех схемах "лечат" триггером типа TM2, так что какой тут "звон". Однако, есть экспериментальный факт, что если в момент защелкивания данных при чтении, эти самые данные нестабильны, то процессор наглухо виснет (установлено Воландом при разработке SMK-512, на нескольких системах). Никаких "цифровых" предпосылок к такому зависанию нет, логически схема процессора корректна. Точно так же с длинными линиями - отражения сигналов создают помеху уже на активных выходах (то есть выходной буфер (это такая мощная специальная схема на"многопальцевом" транзисторе) вывода разрешен) процессора и он тоже глючит. То есть, чисто аналоговые явления внутри микросхемы. Поэтому нельзя просто взять почитать "Начальный курс черной магии" Джонсона и Грехэма и разрулить проблемы 1801ВМ1.

1801BM1 написал:

[q]

У меня сложилось впечатление что проблемы "звона" для 1801ВМ1 имеют нецифровую природу.

[/q]

У меня никогда не было ВМ1 , а вот наблюдения за иглами у ВМ3 навели меня на мысль, что на фронте сигнала (физически это перепад от +5 в 0) у него каким то образом на вывод проскакивает напряжение подложки. Оно невероятно, но уж больно большую отрицательную амплитуду имеет эта иголка. Но она реально короткая. Несколько нан, и никакого вреда от неё нет.
ПыСы, да, я пытался давить эти иглы .
ПыПыСы оно не нужно. отлично работает и с ними.
ПыПыПыСы, тот кто смотрел осциллографом корзину, сигналов на проце не боится.

Интересное решение по поводу разделения видеопамяти между процессором и синхрогенератором было применено в заменителе 580вг75 для радио-86рк
http://www.danbigras.ru/RK86/Naladka/NoVG75.html

выделенная видеопамять на дешевенькой статике 4кбит кр541ру2
приоритет всегда у процессора. вывод на экран пустого знакоместа если память занята процессором. на глаз не заметно. снега нет. если хотите лазайте туда во время ГСИ или ГКИ для того чтобы уж совсем не мерцало при работе с видеопамятью.