| Объявление форума |
Если пользуетесь личными сообщениями и получили по электронной почте оповещение о новом письме, не отвечайте, пожалуйста, почтой. Зайдите на форум и ответьте отправителю через ЛС. |
Полигон-2 » Бывший СССР » Концепт 1801ВМ1 |
 |
Концепт 1801ВМ1
Неторопливая вольная фантазия в рамках приличий
| <<Назад Вперед>> | Страницы: 1 2 * 3 4 5 6 .. 10 11 12 13 14 15 | Печать |
| Korchagin
Advanced Member
Вырыватель байтов с мясом Откуда: Понемногу отовсюду Всего сообщений: 554 Рейтинг пользователя: 0 Ссылка Дата регистрации на форуме: 4 апр. 2015 |
Интересно, базовый адрес микросхем РФ3 после программирования можно стереть ультрафиолетом и запрограммировать на другой? |
| Mixa
Member
Откуда: Москва Всего сообщений: 170 Рейтинг пользователя: 0 Ссылка Дата регистрации на форуме: 8 авг. 2009 |
Ну вот, запаял вторую половину ОЗУ, все блокировочные конденсаторы, отмыл от флюса, соединил все платы - и всё, работает! ODT немного расширенный у меня: Q если без числа впереди, то дамп регистров, если с числом, то дамп области памяти M показать причину, почему оказались в ODT Че дальше-то делать?  Наверное, тест памяти нужно какой-нибудь загрузить и оставить проверяться.И вот что ещё, форму сигнальчиков в разных местах посмотреть ещё надо, у меня ж концепт, один из пунктов которого - форма сигналов должна быть хорошая. Поэтому 4-слойка, земля сплошным слоем, питание +5 сплошным слоем, сигнальные проводники на наружных слоях. И без переходов, переходы только на ногах деталей. Промежуточный итог: Работающий процессорный модуль в габаритах 10х8х5 см, с функциональностью примерно как М2, только ОЗУ около 31 кило слова. ODT ROM OK ODT RAM OK *** 1801BM1 Macro ODT V1.0 *** @Q R0=000000 R1=000000 R2=000000 R3=000000 R4=000000 R5=000000 R6=000000 R7=000000 RS=000340 P7 .... @M000000 Power On @0Q 000000: 000000 000000 000000 000000 000000 000000 000000 000002 000020: 000000 000000 000002 000002 000000 000000 000002 000000 000040: 000000 000000 000002 000000 000000 000000 000000 000000 000060: 000000 000000 000000 000000 000000 000000 000000 000000 @100000Q 100000: 000002 000002 177777 000002 000002 000002 000002 000002 100020: 000002 000002 000002 000002 002002 002002 002002 000002 100040: 000002 000002 000002 000002 000002 002002 000002 000002 100060: 000002 000002 000002 000002 000002 000002 000002 000002 @177560Q 177560: 000000 000161 000000 000060 ? @M000200 Bus error @1000/177777 12701 001002/177777 111111 001004/177777 12702 001006/177777 22222 001010/177777 12703 001012/177777 030303 001014/177777 12704 001016/177777 040404 001020/177777 12705 001022/177777 050505 001024/177777 12706 001026/177777 060606 001030/177777 0 @1000Q 001000: 012701 111111 012702 022222 012703 030303 012704 040404 001020: 012705 050505 012706 060606 000000 177777 177777 177777 001040: 177777 177777 177777 177777 177777 177777 177777 177777 001060: 177777 177777 177777 177777 177777 177777 177777 177777 @1000G 001032 @M100000 Halt @Q R0=000000 R1=111111 R2=022222 R3=030303 R4=040404 R5=050505 R6=060606 R7=001032 RS=000340 P7 .... @RS/000340 347 @Q R0=000000 R1=111111 R2=022222 R3=030303 R4=040404 R5=050505 R6=060606 R7=001032 RS=000347 P7 .ZVC @ |
| _Patron_
Member
Откуда: Москва Всего сообщений: 146 Рейтинг пользователя: 0 Ссылка Дата регистрации на форуме: 19 дек. 2012 |
Mixa написал: Че дальше-то делать?Можно загрузить RT-11 через терминальный порт и позапускать всякие программы. |
| Mixa
Member
Откуда: Москва Всего сообщений: 170 Рейтинг пользователя: 0 Ссылка Дата регистрации на форуме: 8 авг. 2009 |
_Patron_ написал: Можно загрузить RT-11 через терминальный порт и позапускать всякие программы.Пока не буду соблазняться. В планах, реализация которых все ближе, подключить IDE хард, причем с DMA, и DMA будет 588ВТ2. А вот линия RPLY с ее проводным ИЛИ и двунаправленностью, реальная проблема для слабеньких открытых стоков.. У меня два активных на шине будет, не только процессор. Концепция под угрозой, точнее ее пункт "без нецелесообразных задержек на шине". Но есть еще пространство для маневра, сейчас RPLY к питанию притянуто 4,7 кОм. |
| Mixa
Member
Откуда: Москва Всего сообщений: 170 Рейтинг пользователя: 0 Ссылка Дата регистрации на форуме: 8 авг. 2009 |
Был один пунктик концепции - схема без косяков и как следствие, плата без исправлений. Не срослось. Поменялось на: исправления - минимальные, малозаметные и красивые схемотехнически и логически. Исправлял привязку RPLY к фазам тактирования. Был косяк непростительный. Решил, что оптимальным вариантом будет привязка в середине каждого полутакта CLK. Распространение получила привязка активации RPLY к спаду CLK, чтобы быть зафиксированной по фронту CLK. Привязка в середине каждого полутакта обеспечивает положение фазированного RPLY к тому же фронту CLK, при этом исходное RPLY может даже на четверть такта запоздать. Это определенно положительный момент. Фазировка деактивации RPLY приводит к задержке RPLY процессору, что может привести к задержке снятия SYNC, но не более, чем на 1 такт. Практика показала, что такая вариация снятия SYNC в целом не влияет на длительность цикла шины. (И чего я к этим тактам привязываюсь? Тяжелое наследие простейших синхронных шин и идиосинкразия к сигналу типа READY, в стиле READY - для слабаков! Не, надо быть выше этого) Да, все-таки проводное ИЛИ RPLY красиво логически, красиво схемотехнически, но тяжеловесно физически. Но, что поделаешь, придется принять как есть. Размазанную было концепцию фиксируем как: шина МПИ, слаботочная, асинхронная. И на этом расслабляемся. Недостатки получаем в довесок, но не ропщем, не жалуемся, принимаем стоически ради логической и схемотехнической лаконичности. |
| Venya_Fox
Advanced Member
Откуда: Москва, Зеленоград Всего сообщений: 1055 Рейтинг пользователя: 0 Ссылка Дата регистрации на форуме: 11 апр. 2013 |
Они свежей разработки и с ВП5559ИН** какая нибудь? На них инфа открыта же |
| Anonymous
Advanced Member
Откуда: Москва(Россия) Всего сообщений: 2537 Рейтинг пользователя: 0 Ссылка Дата регистрации на форуме: 22 нояб. 2011 |
Venya_Fox написал: 5559ИН** какая нибудь? На них инфа открыта жеНет, со штатными горя нахлебались, на упомянутые выше - серии нет, только шифр КБ, заказ мелкосерийный. |
| Mixa
Member
Откуда: Москва Всего сообщений: 170 Рейтинг пользователя: 0 Ссылка Дата регистрации на форуме: 8 авг. 2009 |
Пытаюсь встроить в концепцию 588-ю серию, в частности, КПДП 588ВТ2. Несколько озадачен логикой его работы. Сеанс ПДП запрашивается извне, сигналом /RQ. В ответ на шину устанавливается /DMR, ожидается /DMGO, потом /SACK, происходит цикл обмена, /SACK снимается. Вроде все последовательно и логично. Сигнал /RQ может быть снят, как только появился /DMR, этот запрос запоминается. Но может быть снят и по приходу /DMGO или /SACK. Все бы хорошо, если бы не одно но. Цепочка этих событий рушится пролетающими по шине /RPLY. Они на шине есть, они не могут не пролетать. Сценарий 1. Пришел /RQ, выставился /DMR, /RQ за ненадобностью снят, ждем /DMGO. До прихода /DMGO пролетает какой-то /RPLY. Этот /RPLY сбрасывает /DMR и запрос ПДП отменяется. На этом все заканчивается, запрос нужно выставлять заново. Какой-то осмысленности в таком поведении нет. Дальше даже и думать не хочется.  Сценарий 2. Пришел /RQ, выставился /DMR, /RQ не снимаем до прихода /DMGO или /SACK. Ждем /DMGO. До прихода /DMGO появляется /RPLY. Этот /RPLY сбрасывает /DMR, но по снятии /RPLY /DMR появляется снова (потому что /RQ все еще активен). Такие снятие-активизации /DMR по пролетающим /RPLY продолжаются до тех пор, пока не придет /DMGO. В целом в этом случае сеанс ПДП происходит как нужно, все циклы ПДП получаются в необходимом количестве, сбоев и записи мусора не замечено, но также непонятна логика за этим поведением. Человеческими словами это описывается так: -> Есть запрос (выставим DMR) (Так, у меня RPLY, DMR снимаю, все равно во время RPLY ты ничего не сделать не сможешь) (RPLY кончился, ты еще запрос не снял, что ж, выставим DMR снова) (А, не, еще один RPLY, запрос снимаю, потерпи) (Все, кончился, снова выставляю) ... >- Во, пришел ответ, шину занял, снимай запрос (а что DMR дергался, ты и не заметил, гы) -> Запрос снял Ну бред какой-то и скрытое издевательство. Не вяжутся эти все метания с концепцией мы медленно, медленно спустимся. Выходит, ВТ2 нужно будет изолировать от чужих RPLY. |
| Anonymous
Advanced Member
Откуда: Москва(Россия) Всего сообщений: 2537 Рейтинг пользователя: 0 Ссылка Дата регистрации на форуме: 22 нояб. 2011 |
Вообще-то ориентация буфера управляющих сигналов меняется по SACK и ВТ2 в любом случае изолирован от внешних RPLY, пока не захватит шину. T.к. до тех пор, пока не появится SACK, как реакция на DMGO, SYNC/DIN/DOUT/WTBT являются входными сигналами для платы, а RPLY - выходным. |
| Mixa
Member
Откуда: Москва Всего сообщений: 170 Рейтинг пользователя: 0 Ссылка Дата регистрации на форуме: 8 авг. 2009 |
Электрически RPLY у меня сейчас одна общая цепь, и двунаправленных буферов нет. МПИ между микросхемами напрямую, без развязок. В концепции поначалу и межплатных буферов не было, потому что все компактное и не развесистое. Но интеграловцы побуждают всю их 588-ю увести за буфера. Хотя бы из-за того, что у них шина АД не инверсная. |
| <<Назад Вперед>> | Страницы: 1 2 * 3 4 5 6 .. 10 11 12 13 14 15 | Печать |
Полигон-2 » Бывший СССР » Концепт 1801ВМ1 |
|
| 1 посетитель просмотрел эту тему за последние 15 минут |
| В том числе: 1 гость, 0 скрытых пользователей |
| Последние |
|
| [Москва] LIQUID-Акция. Сливаются разъемы CF МС7004 и 7004А на AT и XT Пайка термотрубок Проммать s478 PEAK 715VL2-HT ( Full-Size SBC) Подскажите по 386 материке по джамперам. | |
| Самые активные 5 тем |
|