Полигон-2

Именно, по вектору не переходит. Там какое-то пограничное состояние. Сначала проверял прерывание на прием символа, трапалось на 4. Отсоединил от шины контроллер ATA, стало трапаться на 60, как и положено. Погрешил на возможный конфликт на шине, стал проверять прерывание по передаче символа. Трапается на 4, а должно на 64. Про таймаут шины как-то не думал, хотя вот оно, вопиёт. Полез осциллографом сигналы смотреть, проверил все линии АД, вектор 64, как и требуется. Масштаб по времени уменьшил, вызвала подозрение какая-то тишина на шине после приема вектора. Длина тишины как раз те самые ~10 мкс. Ну и посмотрел, что у нас с SYNC'ом происходит, а он совсем крошечный после цикла IAK, а дальше таймаут. Более подробно не смотрел, но надо будет.

Привязка к тактам есть, и отличается. Сначала по лени не сильно думая скопировал узел с МС1201.01, а в инете схем МС1201.01 две, с отличающимися вариантами этого узла. Мне первой попалась с привязкой и активации, и снятия, я ее подправил до варианта начало RPLY немедленно, без привязки, а снятие с привязкой к такту (ошибочно, хотел наоборот, активация с привязкой, снятие немедленно). Потом, исправляя, привязал тупо к удвоенной тактовой, в моменты посередине уровней тактовой. Привязались и активация, и снятие RPLY. Вот на задержку снятия сейчас и грешу.

Картинки потом покажу, как осциллом сниму все эти безобразия.
(посмотрел еще раз вариант 1 и вариант 2 схем, исправил текст в соответствии)

MM написал:

[q]

Оптимальная привязка RPLY на БК0010 на .641 плате, и на БК11/М.

[/q]

Посмотрел схему 0011М, там из JK D8.2 и инвертора D>неразборчиво>.5 сделан D-триггер, на котором активация и снятие RPLY привязываются к спаду CLC.

Сигналы
1 IAKO
2 SYNC
3 RPLY привязанный
4 CLC
Это как было, RPLY снимался рано, все хорошо, следующий SYNC нормальный


Как было, снятие RPLY задержалось, глюк, SYNC куцый и дальше таймаут


Как стало, привязка к спаду CLC, RPLY формируется еще позже, но теперь все нормально


И то же самое, чтоб был виден SYNC

andyTh написал:

[q]

Из серии первый блин процессор комом

[/q]

Навроде того. Сейчас подавил зуд попробовать активацию RPLY передавать как есть, без привязки. Трезвый разум говорит, что смысла нету, потому что реальный RPLY (от ВП1-030) приходит при верхнем уровне CLC, привязанный RPLY активируется на ближайшем спаде CLC, то есть, процессор при любом варианте видит активный RPLY на одном и том же фронте CLC. Тут с разумом соглашусь и хардварные тюнинги закончу (надеюсь).

Anonymous написал:

[q]

RPLY по любому фронту CLC можно синхронизировать

[/q]

Ну вот, появился зуд попробовать. Правда, синхронизация по любому из фронтов получится такой, что перепады RPLY будут идти вровень с перепадами CLC, потому что CLC это счетный триггер на одной половинке ТМ2, а привязка RPLY на другой половинке этого же ТМ2, и C у половинок будет общий.

UPD Еще раз посмотрел здесь, все же по логике работы детектора неактивного RPLY, а именно, сначала выполняется условие неактивного RPLY при низком уровне CLC, потом защелкивание этого состояния на фронте CLC, потом выдача этого состояния в привязке к спаду CLC - RPLY лучше привязать к спаду CLC. Не хочу уже паять, ищу повод не поддаваться зуду.