Полигон-2

Думаю что в чипсетах дело. Например набор SIS 496/497, на одной и той же мат.плате LS-486E, в зависимости от ревизии чипсета, может работать с EDO или FPM памятью.

Rio444 написал:

[q]

Логично. Можно ли "обхитрить" систему?

[/q]

Вот ещё что вспомнил. Есть у меня 486 мат.плата, правда она на чипсете от UMC, которая изначально работала с EDO памятью, но версия BIOS была из первых ревизий и не понимала 5X86. После обновления BIOS на более свежуою версию, процессор 5X86 стал правильно отображаться, но при этом перестала работать EDO память, плата стала на неё пищать. После отката на старую версию BIOS плата опять стала нормально работать с EDO памятью. Производитель зачем то отрубил поддержку EDO памяти через BIOS

Ещё у меня полно 486-х пром.плат, которые документированно работают с EDO памятью, причем не парами а по одному модулю

Не обязательно винда, любой тестмем под DOS сыпет ошибками. Не просто так в некоторых платах поддержка EDO отключена, не работают с ней корректно чипсеты, где то у разработчиков допущен баг

irond69 написал:

[q]

У них разное количество тактов обмена, EDO быстрее работает

[/q]

Сей факт, обильно размусоленный в середине 90-х не очень подтверждается практикой. Разница от 3% до отрицательной, т.е. в пользу FPM.
Да и по тактам должно всё совпадать, если время доступа одинаковое.

i8088 написал:

[q]

[/q]

А решения-то какие-то есть? Какую-нибудь перемычку поставить, буфер впаять?

Вас, коллега, я и ждал. Знал, что не пропустите эту тему)))

Alex_Vac написал:

[q]

Думаю что в чипсетах дело. Например набор SIS 496/497, на одной и той же мат.плате LS-486E, в зависимости от ревизии чипсета, может работать с EDO или FPM памятью.

[/q]

Если быть точным, то до буквы P на чипсете. После нее уже не подддерживает

74HCT245 или 74ALS245 не подойдут?

wbcbz7 написал:

[q]

и где-то их располагать

[/q]

На переходнике, видимо.

i8088 написал:

[q]

Одного буфера не хватит, надо еще сообразить, как им управлять, и возможны подводные камни многочисленные

[/q]

Поэтому и создал тему.
Пока видится так:
- 4 буфера 74хх245 по 8 бит,
- /WE на DIR,
- /CAS на /OE.
У ALS задержка 10нс. Т.е. планка 60нс становится 70нс, планка 70нс становится 80нс. ИМХО не критично.
У HCT задержка 16нс. Что хуже, зато эти чипы стоят копейки.
F или AHCT было бы идеально, но цена чипов делает затею бессмысленной.

Вот здесь подробно написано на тему почему EDO обычно не работает на четверках

взято отсюда:
http://forum.ixbt.com/topic.cgi?id=6:457:6#6

а там оно появилось из Paul's FAQ
http://web.archive.org/web/200...q3.html#15

[q]

Более подробный ответ хотелось бы начать с того факта, что память EDO имеет от памяти fast page одно-единственное отличие. Если для последней линии ввода-вывода данных немедленно закрывались, как только начиналось задание адреса следующего бита (зарядка CAS в fast page схеме), то EDO (Extended Data Out) режим позволяет держать эти линии открытыми практически вплоть до окончания ввода нового адреса и соответственно начала вывода следующего бита. Тем самым память EDO разрешает одновременно считывать данные и задавать адрес следующих данных, что в свою очередь позволяет сократить длительность цикла доступа путем использования конвейерной схемы.

Основная же неприятность происходит как раз из того факта, что память fast page автоматически закрывает шину данных при задании нового адреса. В результате для упрощения и ускорения работы большинство PC-контроллеров памяти (в том числе ВСЕ базирующиеся на форм-факторе 72-пиновых SIMM) отказались от использования линии Output Enable для контроля "открытости" линий ввода-вывода, предпочтя контроль посредством линии CAS. При этом системная шина, "свободная" с точки зрения памяти, открывалась для доступа другим подсистемам компьютера - таким, как кэш или контроллер жесткого диска, или, к примеру, другим "подбанкам" памяти, если использовался режим interleave.

С появлением же EDO предположение, что зарядка CAS закрывает линии ввода-вывода, перестало быть верным. Если же неосведомленные об этом контроллеры пытались открыть шину для других устройств, немедленно происходила порча данных, передаваемых этими устройствами, что естественно порождало остановку системы. Для нормального функционирования памяти EDO обязательно требовались контроллеры, об этом ее свойстве "осведомленные" (хотя и необязательно поддерживающие конвейерный EDO-режим). Такие контроллеры, что неудивительно, появились не ранее, чем стандарт EDO был официально признан. Забавно, что они по-прежнему не использовали линию Output Enable, поскольку ставшие к тому времени стандартом де-факто 72-пиновые SIMM этого не предусматривали.

Таким образом, неспособность многих разработанных "до EDO" систем работать с этой памятью является болезнью практически неизлечимой. Чисто теоретически можно предположить существование чипсетов, которые (хотя бы после апгрейда BIOS) допускали бы поддержку EDO путем изменения способа контроля открытости линий ввода-вывода с fast page на характерный для EDO, но на практике этого встречать не доводилось. Так же теоретически некоторые системы с interleave могли бы приобрести возможность распознавать EDO после принудительного отключения interleave (либо просто заполнения банков по исключающей interleave схеме), но особой практической ценности не имеет и это решение. Во-первых, отмена interleave может означать значительное падение производительности. Во-вторых, обычно interleave поддерживался системами серверного класса, для которых характерно применение памяти с четностью - соответствующие же модули EDO так и остались экзотикой.

К несчастью, память fast page в настоящее время близка к полному исчезновению с рынка, так что upgrade не поддерживающих EDO систем со временем будет становиться все более и более проблематичным. Единственная относительно хорошая новость для владельцев старых компьютеров заключается в том, что нередко высказывающиеся опасения, что память EDO, будучи установлена в их систему, может привести к сбоям в работе, не имеют под собой реальных оснований - EDO SIMM либо бесповоротно откажутся работать еще на стадии загрузки, либо будут работать, не порождая каких-либо специфических проблем.

[/q]

Rio444 написал:

[q]

А предложения-то какие?

[/q]

По мнению автора FAQ болезнь не излечима (практически). Я понимаю, что он лучше меня разбирается в работе памяти.
ИМХО, если бы был простой практичный путь, его бы уже нашли. А теоретический и сложный - на любителя.

Ну, если у вас получится это сделать в железе, то как говорится, респект и уважуха!
Я пока не вникал во все тонкости работы FPM vs EDO, просто ознакомился, чтобы понять, что могут быть грабли, даже если в мануале, как например к LS486E, написано, что поддерживает EDO, хотя это зависит от ревизии моста.

Jccwu написал:

[q]

узнал что у меня оказывается есть мамка с VLB поддерживающая EDO!!!

[/q]

Что за модель? На чипсете UMC ?

Jccwu проверьте пожалуйста.
Есть большие сомнения, что Sis471 умеет EDO.

Даташит на SIS 85C471 ничего про поддержку EDO не знает. Очень сомнительно, что более старый SIS471 нормально с EDO работает, в то время как в более новом SIS 85С496 всю совместимость с EDO испортили и исправили только в последней ревизии

i8088 написал:

[q]

Там не в тактах дело, а во времени удержания данных на выходе, что
может приводить к конфликту, очень хорошо описано в книгах М. Гука.

[/q]

Речь, видимо, шла о книге "Аппаратные средства IBM PC". Решил раскопать ее и нашел следующее:

[q]

Установка EDO DRAM вместо стандартной в неприспособленные для этого системы может вызвать конфликты выходных буферов устройств, разделяющих с памятью общую шину данных. Скорее всего этот конфликт возникнет с соседним банком памяти при использовании чередования (Bank Interleaving). Для отключения выходных буферов EDO-памяти внутри страничного цикла обычно используют сигнал WE#, не вызывающий записи во время неактивной фазы CAS# (рис. 5.10, кривая а). По окончании цикла буферы отключаются лишь по снятию сигнала RAS# (рис. 5.10. кривая 6).

[/q]

Roman555 написал:

[q]

Как я понял, можно отказаться от использования 4 м/сх 245, а просто по подъему CAS# активировать WE#

[/q]

Как это сделать "просто"?
Что-то схема не складывается.

Возможно, можно привлечь многоногую программируемую логику.

Придумал схемку, но оказалась сложной. Возможно, работать не будет вообще или, временами, неправильно.
Если есть профессиональные схемотехники, - проверьте.
Логика работы исходит из допущения, что при чтении не бывает активно одновременно 2 и более линий RAS0#-RAS4# .
Это же допущение касается и CAS0#-CAS4# .
Рисовал в программе oregano. Думал она сможет смоделировать, но с наскоку ничего не получилось с моделированием - нет в комплекте библиотек для 74xx

Roman555 написал:

[q]

В подтверждение приведу еще один даташит (на EDO MICRON), в котором тоже указана возможность управлять закрытием буферов данных с помощью WE#

[/q]

Это костыль, из-за того, что у планок simm нет специального контакта для подачи ОЕ, приходится изощряться с использованием WE.
А если задача стоИт просто переделать планку EDO в FPM-совместимую, то можно просто отпаять ноги ОЕ микросхем и подать на них соответственно CАS, и никакая логика не нужна.
Ибо вся проблема в том и заключается, что чипы FPM отключают выводы данных автоматически при получении CAS, и сигнал ОЕ подавать уже не нужно. А EDO, получив CAS, продолжает замусоривать шину и ждать прихода ОЕ или WE в явном виде.

Roman555 написал:

[q]

sde79 написал:

[q]

можно просто отпаять ноги ОЕ микросхем и подать на них соответственно CАS, и никакая логика не нужна.

[/q]

Идеально! Респект. Проще решения не придумать.

[/q]

Вообще-то sde79 написал это, уже после реализации в железе (фото выше).

Тема постепенно перетекла сюда.
Там подробнее.

Jager написал:

[q]

Стоит ли ожидать какие-нибудь проблемы из-за EDO памяти?

[/q]

Нет.
Либо работает, либо нет.
Видимо этот чипсет поддерживает EDO.
У UMC был такой.