Полигон-2

Даташит на SIS 85C471 ничего про поддержку EDO не знает. Очень сомнительно, что более старый SIS471 нормально с EDO работает, в то время как в более новом SIS 85С496 всю совместимость с EDO испортили и исправили только в последней ревизии

i8088 написал:

[q]

Там не в тактах дело, а во времени удержания данных на выходе, что
может приводить к конфликту, очень хорошо описано в книгах М. Гука.

[/q]

Речь, видимо, шла о книге "Аппаратные средства IBM PC". Решил раскопать ее и нашел следующее:

[q]

Установка EDO DRAM вместо стандартной в неприспособленные для этого системы может вызвать конфликты выходных буферов устройств, разделяющих с памятью общую шину данных. Скорее всего этот конфликт возникнет с соседним банком памяти при использовании чередования (Bank Interleaving). Для отключения выходных буферов EDO-памяти внутри страничного цикла обычно используют сигнал WE#, не вызывающий записи во время неактивной фазы CAS# (рис. 5.10, кривая а). По окончании цикла буферы отключаются лишь по снятию сигнала RAS# (рис. 5.10. кривая 6).

[/q]

Roman555 написал:

[q]

Как я понял, можно отказаться от использования 4 м/сх 245, а просто по подъему CAS# активировать WE#

[/q]

Как это сделать "просто"?
Что-то схема не складывается.

Возможно, можно привлечь многоногую программируемую логику.

Придумал схемку, но оказалась сложной. Возможно, работать не будет вообще или, временами, неправильно.
Если есть профессиональные схемотехники, - проверьте.
Логика работы исходит из допущения, что при чтении не бывает активно одновременно 2 и более линий RAS0#-RAS4# .
Это же допущение касается и CAS0#-CAS4# .
Рисовал в программе oregano. Думал она сможет смоделировать, но с наскоку ничего не получилось с моделированием - нет в комплекте библиотек для 74xx