Полигон-2

Придумал схемку, но оказалась сложной. Возможно, работать не будет вообще или, временами, неправильно.
Если есть профессиональные схемотехники, - проверьте.
Логика работы исходит из допущения, что при чтении не бывает активно одновременно 2 и более линий RAS0#-RAS4# .
Это же допущение касается и CAS0#-CAS4# .
Рисовал в программе oregano. Думал она сможет смоделировать, но с наскоку ничего не получилось с моделированием - нет в комплекте библиотек для 74xx

Roman555 написал:

[q]

В подтверждение приведу еще один даташит (на EDO MICRON), в котором тоже указана возможность управлять закрытием буферов данных с помощью WE#

[/q]

Это костыль, из-за того, что у планок simm нет специального контакта для подачи ОЕ, приходится изощряться с использованием WE.
А если задача стоИт просто переделать планку EDO в FPM-совместимую, то можно просто отпаять ноги ОЕ микросхем и подать на них соответственно CАS, и никакая логика не нужна.
Ибо вся проблема в том и заключается, что чипы FPM отключают выводы данных автоматически при получении CAS, и сигнал ОЕ подавать уже не нужно. А EDO, получив CAS, продолжает замусоривать шину и ждать прихода ОЕ или WE в явном виде.

Roman555 написал:

[q]

sde79 написал:

[q]

можно просто отпаять ноги ОЕ микросхем и подать на них соответственно CАS, и никакая логика не нужна.

[/q]

Идеально! Респект. Проще решения не придумать.

[/q]

Вообще-то sde79 написал это, уже после реализации в железе (фото выше).

Тема постепенно перетекла сюда.
Там подробнее.

Jager написал:

[q]

Стоит ли ожидать какие-нибудь проблемы из-за EDO памяти?

[/q]

Нет.
Либо работает, либо нет.
Видимо этот чипсет поддерживает EDO.
У UMC был такой.