Полигон-2

Там не в тактах дело, а во времени удержания данных на выходе, что
может приводить к конфликту, очень хорошо описано в книгах М. Гука.

И да нужен и чипсет правильный и BIOS. Некоторые чипсеты видимо
недокументированно EDO переносят, а некоторые нет.

Rio444 написал:

[q]

А решения-то какие-то есть? Какую-нибудь перемычку поставить, буфер впаять?

[/q]

Ну подумать можно об этом (около управляемого двунапрвленного буфера), но
боюсь если и можно, решение будет некрасивым....

i8088 написал:

[q]

Ну подумать можно об этом (около управляемого двунапрвленного буфера), но
боюсь если и можно, решение будет некрасивым....

[/q]

на платах на i430FX/VX и VIA Apollo VP/VPX так и сделано, там стоит пара 32-битных буферов между шиной данных проца и памяти (в том же корпусе, что и кэш, обычно и находятся рядом).
Еще где-то видел схему модификации планок памяти, в которой от земли отпаивались выводы /OE микросхем и на них подавался объединенные по AND линии RAS0..3 (или CAS, не помню)

Rio444 написал:

[q]

74HCT245 или 74ALS245 не подойдут?

[/q]

лучше всего 74F245, но ALS (и HCT с небольшой натяжкой, у них время переключения около 6нс, у ALS/F меньше для 486 некритично) тоже пойдет, правда придется городить батарею из четырех буферов и где-то их располагать

Одного буфера не хватит, надо еще сообразить, как им управлять, и возможны подводные камни многочисленные


wbcbz7 написал:

[q]

на платах на i430FX/VX и VIA Apollo VP/VPX так и сделано, там стоит пара 32-битных буферов между шиной данных проца и памяти (в том же корпусе, что и кэш, обычно и находятся рядом).

[/q]

Эти TDX вообще говоря не совсем буферы и к поддержке EDO прямого отношения не имеют