Внимание! Это временный неофициальный архив старой версии форума Полигон Призраков, созданный сочувствующим форуму участником. Этот сайт просуществует лишь до тех пор, пока администрация Полигона не сдержит своё обещание и не откроет официальный архив по адресу old.sannata.org.

Полигон-2

Форум о старых компьютерах

Объявление форума

Если пользуетесь личными сообщениями и получили по электронной почте оповещение о новом письме, не отвечайте, пожалуйста, почтой. Зайдите на форум и ответьте отправителю через ЛС.

Полигон-2 »   Технический флейм »   Увеличение объёма модулей памяти
RSS

Увеличение объёма модулей памяти

Переделка односторонних модулей в двухсторонние

<<Назад  Вперед>> Страницы: 1 2 3 4 5 6 * 7 8 9 10 11
Печать
 
radical
Advanced Member


Всего сообщений: 932
Рейтинг пользователя: 0


Ссылка


Дата регистрации на форуме:
20 июля 2017
XPOHOMETP написал:
[q]
Тогда получается, что контроллер памяти для AMD еще до переезда в процессор был более продвинутым.
[/q]
Эта память работает не только на чипсетах АМД и процессорах со встроенным контроллером памяти.
Я ее проверял на VIA KM400/KT600, нормально работала.
VIA P4M266 тоже видит, но половинит объем.
XPOHOMETP
Advanced Member


Всего сообщений: 752
Рейтинг пользователя: 0


Ссылка


Дата регистрации на форуме:
13 мая 2015
radical написал:
[q]
Эта память работает не только на чипсетах АМД и процессорах со встроенным контроллером памяти.
[/q]
На то она и память :) Про чисто АМД я и не утверждал, скорее наоборот:

XPOHOMETP написал:
[q]
А контроллер памяти там в северном мосту, который и не AMD печь может...
[/q]
radical написал:
[q]
VIA P4M266 тоже видит, но половинит объем.
[/q]
Этот под S478. И у него есть ближайший родственник VIA KM266 под S462.
Можно интересу ради и на нем проверить (при наличии) - контроллеры памяти одинаковые там должны быть по идее.
Если тоже будет половина, то этот самый A12 виноват.
А если вся увидится, то может и биос для P4M266 не допилили...
GoFrenDiy
Newbie


Откуда: Москва, САО
Всего сообщений: 59
Рейтинг пользователя: 0


Ссылка


Дата регистрации на форуме:
2 сен. 2015
XPOHOMETP написал:
[q]
Ну и вот этот вывод сделан с ошибкой:

GoFrenDiy написал:
[q]
т.к. 256 рабочих + 32 в 1(9) чипе = 288
[/q]
Объем чипа тут не при делах, считайте это совпадение случайным...
[/q]
А давайте вернёмся к этому вопросу, а точнее к определению глючного чипа памяти по мемтесту. Вот есть 2гб планка кетайская, у которой на 1280 мб и на 1792 мб начинают сыпать ошибки... Объём модуля памяти набирается последовательно? Т.е. последовательно с 1 по 8 чип первого ранка, а потом переключается на вторую сторону и последовательно с 9 по 16 чип 2го ранка? Исходя из этой логики, мне ковырять 10й и 14й чип во втором ранке?
Rio444
Гость


Откуда: Ростов-на-Дону
Всего сообщений: 8632
Рейтинг пользователя: 0


Ссылка


Дата регистрации на форуме:
14 сен. 2014
Ранки (и банки) включены последовательно. Т.е. если планка 2Гб двухранковая, то первый Гб - первый ранк (в самом частом случае - одна сторона), а второй Гб - второй ранк (вторая сторона).

Но внутри ранка (и банка) чипы набраны параллельно.
В вышеприведенном примере каждый чип принимает участие в формировании ёмкости от 0 до 1Гб (первый ранк) или от 1 до 2Гб (второй ранк). Но каждый чип "берёт на себя" только 8 бит (для 8-чиповых на сторону планок) общей 64-битной шины DIMM модуля.
Т.е. чтобы узнать какой чип не исправен, нужно знать, какие биты 64-битной шины дают ошибки.
Если перенести это на байты логической памяти, то 0-й байт - 1-й чип, 1-й байт - второй чип, .... 7-й байт - 8-й чип, 8-й байт - снова 1-й чип, 9-й байт - снова 2-й чип и т.д.
XPOHOMETP
Advanced Member


Всего сообщений: 752
Рейтинг пользователя: 0


Ссылка


Дата регистрации на форуме:
13 мая 2015
Rio444 написал:
[q]
Если перенести это на байты логической памяти, то 0-й байт - 1-й чип, 1-й байт - второй чип, .... 7-й байт - 8-й чип, 8-й байт - снова 1-й чип, 9-й байт - снова 2-й чип и т.д.
[/q]
В общих чертах так, только еще цоколевку разъема памяти учесть нужно :)
Т.к. модуль разводится с учетом минимальной длины дорожек по линиям данных.

Если м/c пронумерованы слева направо от 1 до 8, то для SDRAM например порядок будет другой:
0-й байт - 1-й чип, 1-й байт - 3-й чип, 2-й байт - 6-й чип, 3-й байт - 8-й чип,
4-й байт - 2-й чип, 5-й байт - 4-й чип, 6-й байт - 5-й чип, 7-й байт - 7-й чип.
На DDR раскладку сигналов по сторонам поменяли, там порядок м/c и байтов должен совпасть.
Речь про большие планки, на ноутбучных я не уточнял...

Ну и есть мнение, что у разных материнских плат разводка от контроллера памяти до разъемов DIMM
тоже может отличаться (как раз в плане распределения битов / байтов, для оптимизации разводки видимо).
И народ рисует таблички соответствия микросхем и битиков под свой конкретный случай.
Я с таким не сталкивался, табличек не рисую, но опровергать на 100% или подтверждать тоже не берусь...


Rio444 написал:
[q]
Т.е. чтобы узнать какой чип не исправен, нужно знать, какие биты 64-битной шины дают ошибки.
[/q]
Тут тоже есть проблемка. Memetest86+ писАлся под классический 80386.
Т.е. ведет тестирование в 32-х битном режиме
Потому по выводимым ошибкам отличить сбой в 0-м байте от 4-го не представляется возможным :(


Rio444 написал:
[q]
Ранки (и банки) включены последовательно...
[/q]
Сложный вопрос... Для начала можно от этого отталкиваться.
Но вот неоднократно замечал, что при равных частотах и таймингах для двухранкового модуля
Memtest86+ показывал скорость обмена на ~25% выше, чем для аналогичного одноранкового.
Не иначе какое-то чередование включалось, глубже не копал.
Последний раз на DDR2 наблюдал, стояла всего одна плашка если что...


GoFrenDiy написал:
[q]
Исходя из этой логики, мне ковырять 10й и 14й чип во втором ранке?
[/q]
Логику нужно подправить с учетом сказанного выше :)
А так да, второй ранк. Смотреть сбоящие биты и определяться с точностью до двух микросхем.
И, повторюсь, не потому что Вы два адреса указали, в потому что тестовая программа х32...
Rio444
Гость


Откуда: Ростов-на-Дону
Всего сообщений: 8632
Рейтинг пользователя: 0


Ссылка


Дата регистрации на форуме:
14 сен. 2014
XPOHOMETP написал:
[q]
[/q]
Согласен со всем, что Вы написали. Я конечно всё очень упрощенно описал.
Чередование банков, безусловно имеет место. Насчет чередования ранков - не знаю. Вряд ли это имеет смысл.
И искать битые чипы с помощью мемтеста тоже вряд ли целесообразно.
Думаю нужна специально написанная для этих целей программа. Может такая уже есть.
Разводку тоже обязательно надо проверять.
Можно определить какой бит ошибочный на контактах Dimm модуля. Но к какой микросхеме относится - только прозвонкой.
Как Вы правильно написали, биты данных с чипов могут быть выведены на контакты планки в абсолютно произвольном порядке. Исходя
из удобства разводки.
XPOHOMETP
Advanced Member


Всего сообщений: 752
Рейтинг пользователя: 0


Ссылка


Дата регистрации на форуме:
13 мая 2015
Насчет чередования ранков - не знаю. Вряд ли это имеет смысл.
Но имел ввиду я именно его. Другого логичного объяснения по изменению скорости я не знаю...


Rio444 написал:
[q]
Думаю нужна специально написанная для этих целей программа. Может такая уже есть.
[/q]
Куда уж специальнее Memetest-а ??? :)
Не встречал таких.
Тогда уж и процессор х64 нужен, а это заметно ограничит кол-во поддерживаемых конфигураций...

Ах да, CheckIt в свое время картинку с неисправными микросхемами памяти рисовал :biggrin:


UPD:

Rio444 написал:
[q]
Но к какой микросхеме относится - только прозвонкой.
[/q]
На BGA без снятия микросхем не прозвонить. Подумать все равно придется...

Rio444 написал:
[q]
Как Вы правильно написали, биты данных с чипов могут быть выведены на контакты планки в абсолютно произвольном порядке. Исходя
из удобства разводки.
[/q]
Нет, нет - такого я не писал.
Достаточно произвольным порядок может оказаться по пути от процессора до чипа памяти. На логике работы это не отразится.
А вот на планках разводка достаточно конкретна - минимизируется (и выравнивается) длина дорожек от контактов до чипов.
Под это и расположение сигналов на разъеме оптимизировать начали, и разводку BGA чипов...

Так что тут скорее у всех одинаково, ну с учетом вариантов под х4, х8, х16 чипы...
GoFrenDiy
Newbie


Откуда: Москва, САО
Всего сообщений: 59
Рейтинг пользователя: 0


Ссылка


Дата регистрации на форуме:
2 сен. 2015
Так... Я понял, что надо всё будет спокойно на трезвую голову перечитать и подумать, но не сегодня, в свой ДР )))

По поводу разводки: да, вышеапгрейдируемые DDR-модули имеют разную разводку шины данных, но принадлежность битов шины к конкретным номерам чипов на имеющихся модулях совпадает.
Rio444
Гость


Откуда: Ростов-на-Дону
Всего сообщений: 8632
Рейтинг пользователя: 0


Ссылка


Дата регистрации на форуме:
14 сен. 2014
XPOHOMETP написал:
[q]
Достаточно произвольным порядок может оказаться по пути от процессора до чипа памяти. На логике работы это не отразится.
А вот на планках разводка достаточно конкретна - минимизируется (и выравнивается) длина дорожек от контактов до чипов.
Под это и расположение сигналов на разъеме оптимизировать начали, и разводку BGA чипов...
[/q]
Спасибо! Учту!
XPOHOMETP
Advanced Member


Всего сообщений: 752
Рейтинг пользователя: 0


Ссылка


Дата регистрации на форуме:
13 мая 2015
GoFrenDiy написал:
[q]
но не сегодня, в свой ДР )))
[/q]
Поздравляем! Почти круглая дата: 2х18 в 2018 году :) (х - это умножение если что)

GoFrenDiy написал:
[q]
вышеапгрейдируемые DDR-модули имеют разную разводку шины данных,
[/q]
Ну как бы полного геометрического совпадения рисунков разводки и не предполагалось...

GoFrenDiy написал:
[q]
но принадлежность битов шины к конкретным номерам чипов на имеющихся модулях совпадает.
[/q]
Вот!!! А большего и не требуется! Хотя и по номерам битов внутри м/c скорее тоже совпадет все...
<<Назад  Вперед>> Страницы: 1 2 3 4 5 6 * 7 8 9 10 11
Печать
Полигон-2 »   Технический флейм »   Увеличение объёма модулей памяти
RSS

1 посетитель просмотрел эту тему за последние 15 минут
В том числе: 1 гость, 0 скрытых пользователей

Последние RSS
[Москва] LIQUID-Акция. Сливаются разъемы CF
МС7004 и 7004А на AT и XT
Пайка термотрубок
Проммать s478 PEAK 715VL2-HT ( Full-Size SBC)
Подскажите по 386 материке по джамперам.

Самые активные 5 тем RSS