Объявление форума |
Если пользуетесь личными сообщениями и получили по электронной почте оповещение о новом письме, не отвечайте, пожалуйста, почтой. Зайдите на форум и ответьте отправителю через ЛС. |
Полигон-2 » Технический флейм » Увеличение объёма модулей памяти |
<<Назад Вперед>> | Страницы: 1 2 3 * 4 5 6 7 8 9 10 11 | Печать |
GoFrenDiy
Newbie
Откуда: Москва, САО Всего сообщений: 59 Рейтинг пользователя: 0 Ссылка Дата регистрации на форуме: 2 сен. 2015 |
Вопрос: что за сигнал такой DM? Если смотреть даташиты, то этот DM[0...7] есть на 97, 107, 119, 129, 140, 149, 159, 169, 177 контактах модуля памяти. В то же время на распиновках разъёмов, которые бывают в интернетах, эти сигналы называются DQS[9...16]. Если смотреть по даташиту на самсунговский модуль, для работы чипов памяти используются DQS[0...7] и эти самые DM[0...7]. Казалось бы - чего я парюсь - лучше верить даташитам, а не неподтверждённым источникам в интернетах, вот только на модуле Kingmax все эти 97, 107, 119, 129, 140, 149, 159, 169, 177 вообще висят в воздухе! В то время как на самсунговском модуле DM[0...7] через резисторы сразу уходят куда-то там на лицевую часть модуля. Не, на 47й ноге чипов памяти, которых я добавлял, в обеих модулях какой-то сигнал присутствует - дорога уходит тоже на лицевую часть платы под стоявшие чипы памяти, но куда она пошла - это я дома вечером с мультиметром посмотрю. Я вот чего думаю: чипы с каждого ранка получается висят параллельно на одной шине и переключение между ранками осуществляется Chip Select, так же? Если бы по шине адреса или шине данных чипы имели какие-то проблемы, то это должно было как-то влиять бы на работу уже установленных чипов, но этого не происходит. При прозвонке CS1, а так же CKE1 - сигналы присутствовали на внедрённых чипах памяти. А что если материнка не выдаёт эти самые сигналы? Вот по какой причине это может быть? Если бы чипы были битые и на землю или Vcc подтягивали сигнал, то это влияло бы на работу другого ранка. Если какой-то непропай, то модуль же должен и без этого лишнего бита заводится - просто в мемтесте по адресу или да шине данных сыпались бы ошибки. Вот я вчера прочитал про сборки резисторные и... починил один кетайский модуль DDR2, который в мемтесте сыпал ошибки по одному биту - просто поменял сборку резисторную, которую вызвонил - был обрыв. Т.е. вот даже DDR2 с "оторваным" одним битом, но запускалась и пыталась работать, неужели DDR1 с какими-то непропаями может просто отключать ранк? Или какие-то ещё могут быть причины, по которым материнка выключает половину модуля? |
RRRudi
Junior Member
Откуда: СПБ Всего сообщений: 296 Рейтинг пользователя: 0 Ссылка Дата регистрации на форуме: 6 июня 2018 |
Профиль | Сообщить модератору
NEW! Сообщение отправлено: 11 сентября 2018 15:28 Сообщение отредактировано: 11 сентября 2018 15:28
CodeMaster написал: Так тема мёртвая же ещё в 2016, видел её. Тут смотрел? |
Rio444
Гость
Откуда: Ростов-на-Дону Всего сообщений: 8632 Рейтинг пользователя: 0 Ссылка Дата регистрации на форуме: 14 сен. 2014 |
RRRudi написал: Если ссылку на неё даёт её автор, то не мертвая. CodeMaster написал:Так тема мёртвая же ещё в 2016, видел её. Тут смотрел? И вообще, заканчивайте оффтопить! Есть личка. |
XPOHOMETP
Advanced Member
Всего сообщений: 752 Рейтинг пользователя: 0 Ссылка Дата регистрации на форуме: 13 мая 2015 |
Профиль | Сообщить модератору
NEW! Сообщение отправлено: 11 сентября 2018 17:27 Сообщение отредактировано: 11 сентября 2018 17:36
GoFrenDiy написал: DM=Data Mask. Используется при записи в память, чтобы иметь возможность записать соответствующей командой Вопрос: что за сигнал такой DM? Если смотреть даташиты, то этот DM[0...7] есть на 97, 107, 119, 129, 140, 149, 159, 169, 177 контактах модуля памяти 1, 2 и т.д. требуемых байта. А не все 64 бита (по разрядности модуля) сразу. GoFrenDiy написал: Такого быть не должно. Проверьте еще раз. Для разных ранков они общие, идут на шину через резисторные сборки. вот только на модуле Kingmax все эти 97, 107, 119, 129, 140, 149, 159, 169, 177 вообще висят в воздухе! Может под микросхемами разводка и ее не видно... GoFrenDiy написал: Да. Плюс низкий CKE отключает микросхемы от шины, переводя их в режим пониженного потребления. Я вот чего думаю: чипы с каждого ранка получается висят параллельно на одной шине и переключение между ранками осуществляется Chip Select, так же? GoFrenDiy написал: Да, об этом и писАл выше про коротыши и т.п. Если бы по шине адреса или шине данных чипы имели какие-то проблемы, то это должно было как-то влиять бы на работу уже установленных чипов, GoFrenDiy написал: Ну возьмите заводской двухсторонний модуль да проверьте. Бывают и односторонние на два ранка, там тоже S1# и CKE1 используются При прозвонке CS1, а так же CKE1 - сигналы присутствовали на внедрённых чипах памяти. А что если материнка не выдаёт эти самые сигналы? Например те, у которых установка чипов на заднюю сторону вообще не предусмотрена. GoFrenDiy написал: Совсем не факт. Зависит от алгоритмов работы БИОСа при начальном тестировании. Если какой-то непропай, то модуль же должен и без этого лишнего бита заводится - просто в мемтесте по адресу или да шине данных сыпались бы ошибки Кратко - если считалось не то что записали, то БИОС эту и последующую область памяти имеет полное право игнорировать. GoFrenDiy написал: Об чем и речь Поздравляю! починил один кетайский модуль DDR2, который в мемтесте сыпал ошибки по одному биту - просто поменял сборку резисторную, которую вызвонил - был обрыв. GoFrenDiy написал: Сколько модулей Вы ставили? Т.е. вот даже DDR2 с "оторваным" одним битом, но запускалась и пыталась работать, Если один - так ни мамка не стартанет, ни тест не загрузится при оторванном (без кавычек) бите. Если больше одного - возможны разные варианты... GoFrenDiy написал: Ну от БИОСа это зависит. И смотря на какие адреса отвалившиеся биты попадут. неужели DDR1 с какими-то непропаями может просто отключать ранк? Модуль то на 64 разряда а тот же Memtest86 по 32 разряда тестирует. Да и БИОСы старые имхо тоже. Или поправьте мой склероз, плиззз: Memtest86 сам размер памяти определяет или берет из БИОСа? Т.е. был случай когда Memtest86 справедливо показал больше чем выдал БИОС? Какой версией теста пользуетесь? |
CodeMaster
Advanced Member
Рыцарь ордена Хламовников Откуда: Воронеж Всего сообщений: 1655 Рейтинг пользователя: 0 Ссылка Дата регистрации на форуме: 27 авг. 2010 |
XPOHOMETP написал: Берёт из BIOS, но если данные в SPD кривые, то виснет на адресном тесте. Если BIOS уже "подкорректировала" данные SPD обрезав недоступную память, то тест проходит нормально. Memtest86 сам размер памяти определяет или берет из БИОСа? XPOHOMETP написал: Я бы не был так уверен. Сейчас на 100% не вспомню, но ИМХО когда я экспериментировал с бучными модулями и ошибался с разрядностью модулей х8 и х16, то BIOS стартовала, т.е. не факт, что ей нужны старшие 32 бита. Если один - так ни мамка не стартанет, ни тест не загрузится при оторванном (без кавычек) бите. |
XPOHOMETP
Advanced Member
Всего сообщений: 752 Рейтинг пользователя: 0 Ссылка Дата регистрации на форуме: 13 мая 2015 |
CodeMaster написал: Вы, да и ТС тоже тут местами, неоднозначно выражаетесь. когда я экспериментировал с бучными модулями и ошибался с разрядностью модулей х8 и х16, то BIOS стартовала Видимо то путаница из-за вольностей перевода с английского. Что есть модуль? Обычно это планка памяти в сборе. А тут, и местами у ТС, под модулем отдельный чип памяти подразумевается. Эта цифра в SPD означает ширину шины данных отдельной м/c (чипа) памяти - бывает 4, 8, 16 бит. Изменения в родном SPD никогда не требует. На определение планки не влияет. ТС в этом тоже убедился CodeMaster написал: Что есть старшие? т.е. не факт, что ей нужны старшие 32 бита. Смотрите "уже", ударение на первый слог Если адресоваться побайтно, то это просто соседние ячейки с последовательными адресами 0, 1, 2, и т.д. И используются они все. По сколько брать за раз - зависит от разрядности команд/данных. Потому и не удается при ошибках (по крайней мере из вывода Memtest) определить конкретный неисправный чип, только с точностью до двух: alexmaj467 написал: Для DDR абсолютно аналогично... В ддр2 самоё лёгкое это когда плата запускается но сыпет ошибки в мемтесте, легко можно с точностью до 2ух чипов понять какой битый. |
Rio444
Гость
Откуда: Ростов-на-Дону Всего сообщений: 8632 Рейтинг пользователя: 0 Ссылка Дата регистрации на форуме: 14 сен. 2014 |
XPOHOMETP написал: Полагаю, что они всегда одновременно считываются в кэш, насколько хватает разрядности. А из кэша процессор уже может выбирать отдельные байты. Если адресоваться побайтно, то это просто соседние ячейки с последовательными адресами 0, 1, 2, и т.д. |
XPOHOMETP
Advanced Member
Всего сообщений: 752 Рейтинг пользователя: 0 Ссылка Дата регистрации на форуме: 13 мая 2015 |
Rio444 написал: Не аргумент - кэш вещь прозрачная, на алгоритм работы не влияет. Полагаю, что они всегда одновременно считываются в кэш, насколько хватает разрядности. А из кэша процессор уже может выбирать отдельные байты. И кэш всегда можно выключить На работоспособность программы это повлиять не должно! Ну если там нет жесткой завязки на время. Т.к. понятно, что быстродействие системы при этом существенно упадет... |
alexmaj467
Advanced Member
Откуда: Ялта Всего сообщений: 1084 Рейтинг пользователя: 0 Ссылка Дата регистрации на форуме: 2 апр. 2016 |
Профиль | Сообщить модератору
NEW! Сообщение отправлено: 11 сентября 2018 22:28 Сообщение отредактировано: 11 сентября 2018 22:30
GoFrenDiy написал: В разных даташитах пишут по разному. что за сигнал такой DM? Если смотреть даташиты, то этот DM[0...7] В одних как вы привели пример. В других DQS9/DM0 - DM7/DQS16 тоесть одно и тоже . как раз 16 штук DQS сигналов по одному на каждый чип. Ну а дальше что написали выше. |
XPOHOMETP
Advanced Member
Всего сообщений: 752 Рейтинг пользователя: 0 Ссылка Дата регистрации на форуме: 13 мая 2015 |
Профиль | Сообщить модератору
NEW! Сообщение отправлено: 11 сентября 2018 22:54 Сообщение отредактировано: 11 сентября 2018 23:29
alexmaj467 написал: Нет, это не так. как раз 16 штук DQS сигналов по одному на каждый чип. Для определенности говорю про модули на чипах х8, как и у ТC. Есть 8шт DM - Data Mask. Выше уже говорил про него. Определяет будет ли при текущей операции происходить запись в конкретный чип. Для него это вход. Есть 8шт DqS - Data Strobe. Двунаправленная линия. Тактирует запись данных во входной буфер внешней схемы или чипа при операциях чтения/записи соответственно. Память то у нас синхронная... Т.е. в каждую м/c заходит по одному DM и по одному DqS. Параллельно на ранк 0 и ранк 1. Кто уж их там как называет дело второе, но суть такова. При изменении разрядности чипов кол-во DM / DqS на корпус м/c пропорционально изменяется Вот тут и название слегка меняется - Low / Upper добавляются... |
<<Назад Вперед>> | Страницы: 1 2 3 * 4 5 6 7 8 9 10 11 | Печать |
Полигон-2 » Технический флейм » Увеличение объёма модулей памяти |
1 посетитель просмотрел эту тему за последние 15 минут |
В том числе: 1 гость, 0 скрытых пользователей |
Последние | |
[Москва] LIQUID-Акция. Сливаются разъемы CF МС7004 и 7004А на AT и XT Пайка термотрубок Проммать s478 PEAK 715VL2-HT ( Full-Size SBC) Подскажите по 386 материке по джамперам. |
Самые активные 5 тем | |