Полигон-2

CodeMaster написал:

[q]

Тут смотрел?

[/q]

Так тема мёртвая же ещё в 2016, видел её.

GoFrenDiy написал:

[q]

Вопрос: что за сигнал такой DM? Если смотреть даташиты, то этот DM[0...7] есть на 97, 107, 119, 129, 140, 149, 159, 169, 177 контактах модуля памяти

[/q]

DM=Data Mask. Используется при записи в память, чтобы иметь возможность записать соответствующей командой
1, 2 и т.д. требуемых байта. А не все 64 бита (по разрядности модуля) сразу.

GoFrenDiy написал:

[q]

вот только на модуле Kingmax все эти 97, 107, 119, 129, 140, 149, 159, 169, 177 вообще висят в воздухе!

[/q]

Такого быть не должно. Проверьте еще раз. Для разных ранков они общие, идут на шину через резисторные сборки.
Может под микросхемами разводка и ее не видно...

GoFrenDiy написал:

[q]

Я вот чего думаю: чипы с каждого ранка получается висят параллельно на одной шине и переключение между ранками осуществляется Chip Select, так же?

[/q]

Да. Плюс низкий CKE отключает микросхемы от шины, переводя их в режим пониженного потребления.

GoFrenDiy написал:

[q]

Если бы по шине адреса или шине данных чипы имели какие-то проблемы, то это должно было как-то влиять бы на работу уже установленных чипов,

[/q]

Да, об этом и писАл выше про коротыши и т.п.

GoFrenDiy написал:

[q]

При прозвонке CS1, а так же CKE1 - сигналы присутствовали на внедрённых чипах памяти. А что если материнка не выдаёт эти самые сигналы?

[/q]

Ну возьмите заводской двухсторонний модуль да проверьте. Бывают и односторонние на два ранка, там тоже S1# и CKE1 используются
Например те, у которых установка чипов на заднюю сторону вообще не предусмотрена.

GoFrenDiy написал:

[q]

Если какой-то непропай, то модуль же должен и без этого лишнего бита заводится - просто в мемтесте по адресу или да шине данных сыпались бы ошибки

[/q]

Совсем не факт. Зависит от алгоритмов работы БИОСа при начальном тестировании.
Кратко - если считалось не то что записали, то БИОС эту и последующую область памяти имеет полное право игнорировать.

GoFrenDiy написал:

[q]

починил один кетайский модуль DDR2, который в мемтесте сыпал ошибки по одному биту - просто поменял сборку резисторную, которую вызвонил - был обрыв.

[/q]

Об чем и речь Поздравляю!

GoFrenDiy написал:

[q]

Т.е. вот даже DDR2 с "оторваным" одним битом, но запускалась и пыталась работать,

[/q]

Сколько модулей Вы ставили?
Если один - так ни мамка не стартанет, ни тест не загрузится при оторванном (без кавычек) бите.
Если больше одного - возможны разные варианты...

GoFrenDiy написал:

[q]

неужели DDR1 с какими-то непропаями может просто отключать ранк?

[/q]

Ну от БИОСа это зависит. И смотря на какие адреса отвалившиеся биты попадут.
Модуль то на 64 разряда а тот же Memtest86 по 32 разряда тестирует. Да и БИОСы старые имхо тоже.

Или поправьте мой склероз, плиззз:
Memtest86 сам размер памяти определяет или берет из БИОСа?
Т.е. был случай когда Memtest86 справедливо показал больше чем выдал БИОС?
Какой версией теста пользуетесь?

CodeMaster написал:

[q]

когда я экспериментировал с бучными модулями и ошибался с разрядностью модулей х8 и х16, то BIOS стартовала

[/q]

Вы, да и ТС тоже тут местами, неоднозначно выражаетесь.
Видимо то путаница из-за вольностей перевода с английского.
Что есть модуль? Обычно это планка памяти в сборе.
А тут, и местами у ТС, под модулем отдельный чип памяти подразумевается.

Эта цифра в SPD означает ширину шины данных отдельной м/c (чипа) памяти - бывает 4, 8, 16 бит.
Изменения в родном SPD никогда не требует.
На определение планки не влияет. ТС в этом тоже убедился


CodeMaster написал:

[q]

т.е. не факт, что ей нужны старшие 32 бита.

[/q]

Что есть старшие?
Смотрите "уже", ударение на первый слог
Если адресоваться побайтно, то это просто соседние ячейки с последовательными адресами 0, 1, 2, и т.д.
И используются они все. По сколько брать за раз - зависит от разрядности команд/данных.
Потому и не удается при ошибках (по крайней мере из вывода Memtest)
определить конкретный неисправный чип, только с точностью до двух:

alexmaj467 написал:

[q]

В ддр2 самоё лёгкое это когда плата запускается но сыпет ошибки в мемтесте, легко можно с точностью до 2ух чипов понять какой битый.

[/q]

Для DDR абсолютно аналогично...

Rio444 написал:

[q]

Полагаю, что они всегда одновременно считываются в кэш, насколько хватает разрядности. А из кэша процессор уже может выбирать отдельные байты.

[/q]

Не аргумент - кэш вещь прозрачная, на алгоритм работы не влияет.

И кэш всегда можно выключить
На работоспособность программы это повлиять не должно!
Ну если там нет жесткой завязки на время.
Т.к. понятно, что быстродействие системы при этом существенно упадет...

alexmaj467 написал:

[q]

как раз 16 штук DQS сигналов по одному на каждый чип.

[/q]

Нет, это не так.
Для определенности говорю про модули на чипах х8, как и у ТC.

Есть 8шт DM - Data Mask. Выше уже говорил про него.
Определяет будет ли при текущей операции происходить запись в конкретный чип. Для него это вход.

Есть 8шт DqS - Data Strobe. Двунаправленная линия.
Тактирует запись данных во входной буфер внешней схемы или чипа при операциях чтения/записи соответственно.
Память то у нас синхронная...

Т.е. в каждую м/c заходит по одному DM и по одному DqS.
Параллельно на ранк 0 и ранк 1.

Кто уж их там как называет дело второе, но суть такова.
При изменении разрядности чипов кол-во DM / DqS на корпус м/c пропорционально изменяется
Вот тут и название слегка меняется - Low / Upper добавляются...