Полигон-2

XPOHOMETP написал:

[q]

"For amd only" - это же вроде начиная с DDR2 пошло?
Ну дорожками по платам оно точно протащено!

[/q]

НетЪ, у меня есть регистровые планки 2GB с микроновскими чипами DDR400 и китайские планки 1GB c точно такими же чипами.
Жаль, китайцы не спаяли нерегистровые 2GB планки с 32 чипами, это была бы бомба. Ведь эта память (китайская), она работала не только на атлонах 64, но и на целой куче виашек и других не-интеловских чипсетов.
Кстати, у меня есть с чипами BGA память обычная DDR400/333, не китайская для АМД.


XPOHOMETP написал:

[q]

На какой объем планки, кол-во микросхем и сторон не вспомните?

[/q]

1ГБ, две стороны, 16 чипов. Чипы микрон, на другой планке квимонда.

radical написал:

[q]

1ГБ, две стороны, 16 чипов. Чипы микрон, на другой планке квимонда.

[/q]

У меня то же самое, чипы кажется квимонда. Могу завтра посмотреть.

radical, спасибо за фото!

Нижние планки на первой как раз то что надо.
На 100% утверждать не берусь, т.к. могут быть переходы между слоями под микросхемами, в т.ч. по шине данных.
Но мы их не видим , потому 99% что это модуль на чипах 128Mx4, с одним ранком.
А у них адрес столбца линию A12 использует (у обычных 64Мх8, 128Mx8 только до A11).

Проблема, вероятно, аналогична DDR2...
Тогда получается, что контроллер памяти для AMD еще до переезда в процессор был более продвинутым.
Хотя, i8088 вроде говорил, что и БИОС могли недопилить...

К сожалению, на сайте JEDEC ссылка на дизайн для DDR 184-pin Unbuffered DIMMs не активна
https://www.jedec.org/category...istrations

radical написал:

[q]

Эта память работает не только на чипсетах АМД и процессорах со встроенным контроллером памяти.

[/q]

На то она и память Про чисто АМД я и не утверждал, скорее наоборот:

XPOHOMETP написал:

[q]

А контроллер памяти там в северном мосту, который и не AMD печь может...

[/q]

radical написал:

[q]

VIA P4M266 тоже видит, но половинит объем.

[/q]

Этот под S478. И у него есть ближайший родственник VIA KM266 под S462.
Можно интересу ради и на нем проверить (при наличии) - контроллеры памяти одинаковые там должны быть по идее.
Если тоже будет половина, то этот самый A12 виноват.
А если вся увидится, то может и биос для P4M266 не допилили...

Ранки (и банки) включены последовательно. Т.е. если планка 2Гб двухранковая, то первый Гб - первый ранк (в самом частом случае - одна сторона), а второй Гб - второй ранк (вторая сторона).

Но внутри ранка (и банка) чипы набраны параллельно.
В вышеприведенном примере каждый чип принимает участие в формировании ёмкости от 0 до 1Гб (первый ранк) или от 1 до 2Гб (второй ранк). Но каждый чип "берёт на себя" только 8 бит (для 8-чиповых на сторону планок) общей 64-битной шины DIMM модуля.
Т.е. чтобы узнать какой чип не исправен, нужно знать, какие биты 64-битной шины дают ошибки.
Если перенести это на байты логической памяти, то 0-й байт - 1-й чип, 1-й байт - второй чип, .... 7-й байт - 8-й чип, 8-й байт - снова 1-й чип, 9-й байт - снова 2-й чип и т.д.