Полигон-2

XPOHOMETP написал:

[q]

Тогда получается, что контроллер памяти для AMD еще до переезда в процессор был более продвинутым.

[/q]

Эта память работает не только на чипсетах АМД и процессорах со встроенным контроллером памяти.
Я ее проверял на VIA KM400/KT600, нормально работала.
VIA P4M266 тоже видит, но половинит объем.

XPOHOMETP написал:

[q]

Ну и вот этот вывод сделан с ошибкой:

GoFrenDiy написал:

[q]

т.к. 256 рабочих + 32 в 1(9) чипе = 288

[/q]

Объем чипа тут не при делах, считайте это совпадение случайным...

[/q]

А давайте вернёмся к этому вопросу, а точнее к определению глючного чипа памяти по мемтесту. Вот есть 2гб планка кетайская, у которой на 1280 мб и на 1792 мб начинают сыпать ошибки... Объём модуля памяти набирается последовательно? Т.е. последовательно с 1 по 8 чип первого ранка, а потом переключается на вторую сторону и последовательно с 9 по 16 чип 2го ранка? Исходя из этой логики, мне ковырять 10й и 14й чип во втором ранке?

Rio444 написал:

[q]

Если перенести это на байты логической памяти, то 0-й байт - 1-й чип, 1-й байт - второй чип, .... 7-й байт - 8-й чип, 8-й байт - снова 1-й чип, 9-й байт - снова 2-й чип и т.д.

[/q]

В общих чертах так, только еще цоколевку разъема памяти учесть нужно
Т.к. модуль разводится с учетом минимальной длины дорожек по линиям данных.

Если м/c пронумерованы слева направо от 1 до 8, то для SDRAM например порядок будет другой:
0-й байт - 1-й чип, 1-й байт - 3-й чип, 2-й байт - 6-й чип, 3-й байт - 8-й чип,
4-й байт - 2-й чип, 5-й байт - 4-й чип, 6-й байт - 5-й чип, 7-й байт - 7-й чип.
На DDR раскладку сигналов по сторонам поменяли, там порядок м/c и байтов должен совпасть.
Речь про большие планки, на ноутбучных я не уточнял...

Ну и есть мнение, что у разных материнских плат разводка от контроллера памяти до разъемов DIMM
тоже может отличаться (как раз в плане распределения битов / байтов, для оптимизации разводки видимо).
И народ рисует таблички соответствия микросхем и битиков под свой конкретный случай.
Я с таким не сталкивался, табличек не рисую, но опровергать на 100% или подтверждать тоже не берусь...


Rio444 написал:

[q]

Т.е. чтобы узнать какой чип не исправен, нужно знать, какие биты 64-битной шины дают ошибки.

[/q]

Тут тоже есть проблемка. Memetest86+ писАлся под классический 80386.
Т.е. ведет тестирование в 32-х битном режиме
Потому по выводимым ошибкам отличить сбой в 0-м байте от 4-го не представляется возможным


Rio444 написал:

[q]

Ранки (и банки) включены последовательно...

[/q]

Сложный вопрос... Для начала можно от этого отталкиваться.
Но вот неоднократно замечал, что при равных частотах и таймингах для двухранкового модуля
Memtest86+ показывал скорость обмена на ~25% выше, чем для аналогичного одноранкового.
Не иначе какое-то чередование включалось, глубже не копал.
Последний раз на DDR2 наблюдал, стояла всего одна плашка если что...


GoFrenDiy написал:

[q]

Исходя из этой логики, мне ковырять 10й и 14й чип во втором ранке?

[/q]

Логику нужно подправить с учетом сказанного выше
А так да, второй ранк. Смотреть сбоящие биты и определяться с точностью до двух микросхем.
И, повторюсь, не потому что Вы два адреса указали, в потому что тестовая программа х32...

Насчет чередования ранков - не знаю. Вряд ли это имеет смысл.
Но имел ввиду я именно его. Другого логичного объяснения по изменению скорости я не знаю...


Rio444 написал:

[q]

Думаю нужна специально написанная для этих целей программа. Может такая уже есть.

[/q]

Куда уж специальнее Memetest-а ???
Не встречал таких.
Тогда уж и процессор х64 нужен, а это заметно ограничит кол-во поддерживаемых конфигураций...

Ах да, CheckIt в свое время картинку с неисправными микросхемами памяти рисовал


UPD:

Rio444 написал:

[q]

Но к какой микросхеме относится - только прозвонкой.

[/q]

На BGA без снятия микросхем не прозвонить. Подумать все равно придется...

Rio444 написал:

[q]

Как Вы правильно написали, биты данных с чипов могут быть выведены на контакты планки в абсолютно произвольном порядке. Исходя
из удобства разводки.

[/q]

Нет, нет - такого я не писал.
Достаточно произвольным порядок может оказаться по пути от процессора до чипа памяти. На логике работы это не отразится.
А вот на планках разводка достаточно конкретна - минимизируется (и выравнивается) длина дорожек от контактов до чипов.
Под это и расположение сигналов на разъеме оптимизировать начали, и разводку BGA чипов...

Так что тут скорее у всех одинаково, ну с учетом вариантов под х4, х8, х16 чипы...

XPOHOMETP написал:

[q]

Достаточно произвольным порядок может оказаться по пути от процессора до чипа памяти. На логике работы это не отразится.
А вот на планках разводка достаточно конкретна - минимизируется (и выравнивается) длина дорожек от контактов до чипов.
Под это и расположение сигналов на разъеме оптимизировать начали, и разводку BGA чипов...

[/q]

Спасибо! Учту!