Полигон-2

Rio444 написал:

[q]

Если перенести это на байты логической памяти, то 0-й байт - 1-й чип, 1-й байт - второй чип, .... 7-й байт - 8-й чип, 8-й байт - снова 1-й чип, 9-й байт - снова 2-й чип и т.д.

[/q]

В общих чертах так, только еще цоколевку разъема памяти учесть нужно
Т.к. модуль разводится с учетом минимальной длины дорожек по линиям данных.

Если м/c пронумерованы слева направо от 1 до 8, то для SDRAM например порядок будет другой:
0-й байт - 1-й чип, 1-й байт - 3-й чип, 2-й байт - 6-й чип, 3-й байт - 8-й чип,
4-й байт - 2-й чип, 5-й байт - 4-й чип, 6-й байт - 5-й чип, 7-й байт - 7-й чип.
На DDR раскладку сигналов по сторонам поменяли, там порядок м/c и байтов должен совпасть.
Речь про большие планки, на ноутбучных я не уточнял...

Ну и есть мнение, что у разных материнских плат разводка от контроллера памяти до разъемов DIMM
тоже может отличаться (как раз в плане распределения битов / байтов, для оптимизации разводки видимо).
И народ рисует таблички соответствия микросхем и битиков под свой конкретный случай.
Я с таким не сталкивался, табличек не рисую, но опровергать на 100% или подтверждать тоже не берусь...


Rio444 написал:

[q]

Т.е. чтобы узнать какой чип не исправен, нужно знать, какие биты 64-битной шины дают ошибки.

[/q]

Тут тоже есть проблемка. Memetest86+ писАлся под классический 80386.
Т.е. ведет тестирование в 32-х битном режиме
Потому по выводимым ошибкам отличить сбой в 0-м байте от 4-го не представляется возможным


Rio444 написал:

[q]

Ранки (и банки) включены последовательно...

[/q]

Сложный вопрос... Для начала можно от этого отталкиваться.
Но вот неоднократно замечал, что при равных частотах и таймингах для двухранкового модуля
Memtest86+ показывал скорость обмена на ~25% выше, чем для аналогичного одноранкового.
Не иначе какое-то чередование включалось, глубже не копал.
Последний раз на DDR2 наблюдал, стояла всего одна плашка если что...


GoFrenDiy написал:

[q]

Исходя из этой логики, мне ковырять 10й и 14й чип во втором ранке?

[/q]

Логику нужно подправить с учетом сказанного выше
А так да, второй ранк. Смотреть сбоящие биты и определяться с точностью до двух микросхем.
И, повторюсь, не потому что Вы два адреса указали, в потому что тестовая программа х32...

Насчет чередования ранков - не знаю. Вряд ли это имеет смысл.
Но имел ввиду я именно его. Другого логичного объяснения по изменению скорости я не знаю...


Rio444 написал:

[q]

Думаю нужна специально написанная для этих целей программа. Может такая уже есть.

[/q]

Куда уж специальнее Memetest-а ???
Не встречал таких.
Тогда уж и процессор х64 нужен, а это заметно ограничит кол-во поддерживаемых конфигураций...

Ах да, CheckIt в свое время картинку с неисправными микросхемами памяти рисовал


UPD:

Rio444 написал:

[q]

Но к какой микросхеме относится - только прозвонкой.

[/q]

На BGA без снятия микросхем не прозвонить. Подумать все равно придется...

Rio444 написал:

[q]

Как Вы правильно написали, биты данных с чипов могут быть выведены на контакты планки в абсолютно произвольном порядке. Исходя
из удобства разводки.

[/q]

Нет, нет - такого я не писал.
Достаточно произвольным порядок может оказаться по пути от процессора до чипа памяти. На логике работы это не отразится.
А вот на планках разводка достаточно конкретна - минимизируется (и выравнивается) длина дорожек от контактов до чипов.
Под это и расположение сигналов на разъеме оптимизировать начали, и разводку BGA чипов...

Так что тут скорее у всех одинаково, ну с учетом вариантов под х4, х8, х16 чипы...

XPOHOMETP написал:

[q]

Достаточно произвольным порядок может оказаться по пути от процессора до чипа памяти. На логике работы это не отразится.
А вот на планках разводка достаточно конкретна - минимизируется (и выравнивается) длина дорожек от контактов до чипов.
Под это и расположение сигналов на разъеме оптимизировать начали, и разводку BGA чипов...

[/q]

Спасибо! Учту!

XPOHOMETP написал:

[q]

И народ рисует таблички соответствия микросхем и битиков под свой конкретный случай.
Я с таким не сталкивался, табличек не рисую, но опровергать на 100% или подтверждать тоже не берусь...

[/q]

Я делал 100% работоспособность способа подтверждаю с точностью до двух чипов определяется.
Главное бесполезно смотреть на МБ. при таком способе. потому как шумы в питание чипа ты в одном месте приносишь а МБ вылетают произвольные которые просто программа проверяла, но вот ошибку именно того контакта куда добавляешь шумы показывает точно.

Табличка выглядит следующим образом. не помню уже от какой планки ибо есть разница x8 или x16 , 8 чиповов или 16 чиповая.

Берём первую резисторную сборку которая 22кОм. но которая начинается не с самого начала а с начала 5 чипа памяти после spd который стоит.
1 контакт - 00000010
2 контакт - 00000001
3 контакт - 00000020
4 контакт - 00000002

Вторая резисторная сборка

на всех 4ёх контактах виснет хотя должно хоть на одном контакте выдать ошибку.

Третья сборка.
1 контакт - 00000040
2 контакт - 00000004
3 контакт - 00000080
4 контакт - 00000008

Четвёртая сборка.
1 контакт - 00001000
2 контакт - 00000100
3 контакт - 00002000
4 контакт - 00000200

Пятая сборка.
1 контакт - виснет.
2 контакт - виснет.
3 контакт - 000ff00
4 контакт - виснет.

Шестая сборка.
1 контакт - 00004000
2 контакт - 00000400
3 контакт - 00008000
4 контакт - 00000800

И так далее всего проверяем 12 сборок (3 сборки на один чип) 12 сборок это равно 4 чипам памяти.
Первые 4 чипа памяти будет тоже самое но в обратном порядке.

Если планка двух сторонняя то делаем таблицу из 12 сборок с одной стороны и 12 сборок с другой стороны , остальные будут тоже самое но в обратном порядке.


К примеру сыпет у вас ошибки.
00000010
00000002.

Виноват кто-то или 5 чип или 4 чип.


НО главное это под каждую материнку может совсем по другому.

У меня это P5E.

aleksvolgin написал:

[q]

про методику определения "битого" чипа

[/q]

Это и есть от автора предыдущего поста
Который занялся этим вопросом менее двух лет назад...

Первоисточник видимо тут:
http://www.rom.by/forum/remont..._sdr_sdram
Но воды там не меньше...

alexmaj467 написал:

[q]

на всех 4ёх контактах виснет

[/q]

Тестирующая программа в том же ОЗУ живет...
Может конечно и в кэш перекочевать. Если влезет.
Да и отключен по идее он должен быть. По крайней мере для данных.
Как вариант, можно попробовать немного ограничить снизу диапазон тестируемых адресов.

alexmaj467 написал:

[q]

НО главное это под каждую материнку может совсем по другому.

[/q]

А сами то пробовали сравнивать с другой материнкой ?

alexmaj467, Вы скорее про DDR2 расписали. А их заморочки тут уже обсуждали вроде.
С SDRAM и DDR это имхо лишнее. Достаточно хорошего datasheet на модуль памяти. Например от Micron.