Полигон-2

Вполне вероятно.
Можно было бы провести эксперимент, поставив в банки медленную память и сравнив показания.
Если 100нс будет работать так же как с 60нс, то выходит опция просто снижает требования к модулям и ждать ускорения не нужно в данном режиме.
Зато разогнав, если чипсет потянет, такую систему, уже можно будет 70нс модули с 25мгц харрисом, при 0ws пользоваться. Теоретически

Память как-то хитро инициализируется. Хм,.. без использования памяти. Все переменные хранятся в регистрах процессора.

В инете нашел такое описание...

[q]

C&T implemented interleaving with a common data bus for all memory banks, and the ideea was that if the CPU wants data from Add_1, then it is likely that it will need next data from Add_1+1, so the second bank was already precharged and ready to go as soon as the CPU was ready for data. As long as data is requested in sequence, this method allows for a significant reduction in the apparent memory access time, specially with 4:1 interleaving. A N-1-1-1 sequence for 4:1 translated into a N-1-1-1-1-1... sequence in real life, as the first bank could recharge while the rest outputed their share of the data

[/q]

Тормозить точно не должно, но кто его знает, как там сделано...