Полигон-2

Rio444 написал:

[q]

Собственно вопрос - название темы.

[/q]

обсуждали уже
технология EDO позволяет уменьшить время доступа к памяти
то есть против 60/70 нс FPМ 25/50 у EDO
на видеокартах посмотрите

на пне с HX чипсетом я особых тормозов у 60 нс FPM против EDO не заметил
(я не говорю что их нет - просто Я не заметил)

Rio444 написал:

[q]

Имел в виду при использовании в качестве основной памяти.

[/q]

я и говорю, теоретически если подсистема памяти в чипсете (FX- VX- HX) оптимизирована под EDO, то процессор может тратить больше времени на другие операции, что опять же теоретически покажет рост производительности

практически все сложнее...


Rio444 написал:

[q]

И к каким выводам пришли?

[/q]

что SDRAM лучше
а если серьезно не помню - лет 10 назад было

Rio444 написал:

[q]

Это что за цифра?

[/q]

Mem throughput из пакета Speedsys MB/s

Rio444 написал:

[q]

Я много раз читал обзоры 430TX, где много раз рассказывалась, какая продвинутая и быстрая память EDO. Настолько быстрая, что позволяет отказаться от кэша L2! Каково?

[/q]

Потому что вот что пишут:
Extended Data Out DRAMs work very similar to FPM DRAMs. EDO DRAMs have the ability to work within a page like FPM DRAMs. The primary advantage with EDO DRAMs over FPM DRAMs is that EDO DRAMs hold the data valid even after the signal that "strobes" the column address goes inactive. This allows faster microprocessors to manage time more efficiently, performing many tasks without having to attend to slower memory. That is, while the EDO DRAM is retrieving an instruction for the microprocessor, the microprocessor can perform other tasks without worrying that the data will become invalid. JEDEC has specified standards for the EDO DRAM.

Translate:
Расширенные данные DRAM работают очень похожими на DRAM-модули FPM. У DRAM DRO есть возможность работать на странице, такой как DRM FPM. Основное преимущество EDAM DRAM над DRAM-модулями FPM заключается в том, что DRAM DRO удерживают данные действительными даже после того, как сигнал, который «строит» адрес столбца, становится неактивным. Это позволяет более быстрым микропроцессорам управлять временем более эффективно, выполняя множество задач, не заботясь о более медленной памяти. То есть, когда EDO DRAM извлекает инструкцию для микропроцессора, микропроцессор может выполнять другие задачи, не опасаясь, что данные станут недействительными. JEDEC установила стандарты для DRAM EDO.

Алексей, всё правильно написал. То же самое есть в старых статьях на ixbt, thg и т.п. (многие ещё сохранились в сети).

Но это утверждение действительно, если для памяти выделенные шины адреса и данных (как в видеокартах).
По факту шины общие и там много чего сидит. Имею в виду порты ввода-вывода.
Поэтому чипсет вынужден регулярно прерывать этот extended data out сигналом WR, который его сбрасывает. На этот сигнал тоже уходит время.
В итоге получается примерный паритет между EDO и FPM.
По крайней мере, мне так видится.
Готов выслушать опровержения или уточнения.