Полигон-2

radical написал:

[q]

У меня такая валяется, вроде 16 метров была (ну, или так определялась). 16 чипов

[/q]

1Mbit x 8 I/O x 2 Bank
IBM0316809CT3D

alexmaj467 написал:

[q]

Сейчас посмотрел по схеме на Tusl2-C ...

[/q]

Ну чипсет там 815EP, а все i815 плотность 256M поддерживают.


alexmaj467 написал:

[q]

Все контакты A(0-11) попадают на мост и больше ни куда и ни к одному нет подводки ни чего.
Контакт A12 тоже попадает на мост но есть подводка через резистор какого-то вольтажа.

[/q]

Раз 256M поддерживается - то все 13 линий адреса на месте, и A12 трогать не стОит...


alexmaj467 написал:

[q]

Нужно посмотреть наверное даташит на мост и если там нет ограничений, то может попробовать выпаять этот резистор чтоб было также как и остальные контакты A.

[/q]

Доки на чипсет почитать конечно же полезно, см. ниже.
А вот насчет схемы - инженерам Асуса, полагаю, виднее и ставить "лишние" детали резону нет.


alexmaj467 написал:

[q]

Если будет желание у меня то попробую, перед тем как на полку положу, увидит ли мою память 512 с организацией 64 Meg x 4 (16 Meg x 4 x 4 banks) 64M4.

[/q]

Т.е. микросхемы на 4 бита данных ?
Примечание из документа Интел выше уже приводил, плюс там в таблице из 22 вариантов нет ни одного на х4 чипах...
Это что, новодел на серверных чипах??? Тогда можно получить "For amd only"и половину емкости, обсуждали уже:
Увеличение объёма модулей памяти


alexmaj467 написал:

[q]

Посмотрел схему материнки с 820 Интелом , 126 контакт памяти идёт на мост без всяких подводок.

[/q]

Если чипы там действительно 16 Meg x 4 bits x 4 banks, то вопрос будет не в А12, а вот в этом:

Для чипов 32M x 8 bits x 4 Banks (256 Mbit SDRAM, которые обычно на 512МБ планки ставят) задействованы
RAS = RA0 to RA12, CAS = CA0 to CA9 (13 x 10); BS = BA0, BA1.

А для чипов 64M x 4 bits x 4 Banks (тоже 256 Mbit SDRAM) задействованы
RAS = RA0 to RA12, CAS = CA0 to CA10 (13 x 11); BS = BA0, BA1.

А это вопросы к чипсету, да и БИОСе ограничения могут быть...

radical написал:

[q]

А что за ценность в планках 16МБ?

[/q]

Дело не столько в ценности, а в вопросе ТС о минимально поддерживаемой плотности чипов:
http://www.phantom.sannata.ru/...7#pp481467


radical написал:

[q]

У меня такая валяется, вроде 16 метров была (ну, или так определялась). 16 чипов

[/q]

Склероз - болезнь заразная
А прошлый раз Вы говорили что она на 32 Мбайта :
http://www.phantom.sannata.ru/...6#pp421946
И по маркировке на фото тоже 32 выходит...


radical написал:

[q]

У этой планки тоже интересная история. Она стояла в компе на 430ТХ вместе с двумя SIMM и все работало.

[/q]

Воот... И если стала "16 метров", то могла и подгореть
Что тоже долго обсуждали в той теме (с Вашим участием):
Особенности работы с памятью первопневых чипсетов

пока из 815EP я понял. PDF
Что чипсет поддерживает.

[q]

The GMCH supports industry standard 64-bit wide DIMM modules with SDRAM devices. The
two bank select lines (SBS[1:0]), the thirteen address lines (SMAA[12:0]), and copies of four
address lines (SMAB[7:4]# and SMAC[7:4]#) allow the GMCH to support 64-bit wide DIMMs
using 16-Mb, 64-Mb, 128-Mb, or 256-Mb technology SDRAMs. The GMCH has a sufficient
amount of SCS# lines to enable the support of up to six, 64-bit rows of DRAM. For write
operations of less than a QWord, the GMCH performs a byte-wise write. The GMCH targets
SDRAM with CL2 and CL3 and supports both single and double-sided DIMMs

[/q]

[q]

The GMCH supports DIMMs populated with 8-, 16-, and 32-bit wide SDRAM devices.
Registered DIMMs or DIMMs populated with 4 bit wide SDRAM devices are not supported. The
GMCH supports 3.3 V standard SDRAMs.

[/q]

[q]

The GMCH translates the address received on the host bus, hub interface, or from the internal
graphics device to an effective memory address. The GMCH supports 16-Mbit, 64-Mbit,
128-Mbit, and 256-Mbit SDRAM devices.

[/q]

А вот о плотности конкретно нет вроде.

alexmaj467, извиняюсь, но сразу и не сообразишь, что в Вашем посте про Tusl2-C речь идет про те же планки на 512.
Т.к. "в 7 посте этой темы" начало такое:

[q]

Не 512 мб меня не интересует мне не нужно больший объём.

[/q]

Ну а раз чипы дейтвиельно х4, тогда, как и предполагал, справедливо имеем:

[q]

Видна половина.

[/q]

Только не из-за этого:

[q]

в даташите пишут что для неё нужен 13 адрес A12.

[/q]

т.к. 13 RAS-ов чипсетом точно поддерживается, ведь плата работает с планками 512 Мбайт (но на чипах 32М х8).
А потому, что "Дубль 2": CAS10, который нужен только чипам х4, до планки не доходит.
Причины - см. выше.

Ну и насчет нумерации адресов, так, на всякий случай.
Интел может например и сигналы выбора банков в кучу с остальными адресами пронумеровать:



Что с точки зрения функциональности вполне справедливо...
Так что аккуратнее надо с этими A12, A13 и т.п.


UPD:
Rio444, +1 !
alexmaj467, воооооооот:

[q]

Registered DIMMs or DIMMs populated with 4 bit wide SDRAM devices are not supported.

[/q]

[q]

Я думал плотность это именно второй параметр 1M

[/q]

Дополнительное подтверждение некоторого бардака в терминологии.
Не у Вас лично, а в литературе (переводной в основном)...
Пример даже от Интел - см. выше