Полигон-2

SL project написал:

[q]

а что это за особенность?

[/q]

Ну... если нужен ликбез... Микросхема динамической памяти 41256 как известно получает адрес за два шага и контакты адреса используются дважды. Сигналы выборки - RAS для младшей части адреса и CAS для старшей части (Row и Column). Изначально предполагалoсь, что это выборка реальных колонки и строки. Для выборки 256К бит надо 18 адресных линий. Соответственно получается 9 ног в фазе RAS и 9 в фазе CAS. Поэтому на картинках обычно рисуют матрицу 9x9.

А теперь вспомним про регенерацию. В писишках чаще всего применяется схема "регенерация по RAS". Для этого перебирают адреса строк (Row) и щелкают RAS.

А вот теперь фокус! Для того чтобы сделать 41256 совместимыми по регенерации со старыми 4164 у которых была емкость 64К и матрица 8х8, для чипов 41256 буржуи сделали матрицу 8х10 что дало те же самые 18 бит и 256К. (На самом деле там 4*(2^(8+8)) но это не важно ).

Поэтому в настоящей 41256 минимальная и самая быстрая схема регенерации - 8-bit RAS Only

Когда наши сумрачные гении пытались сделать такой же чип (К565РУ7) , они посмотрели на картинку и зафигачили реальную матрицу 9х9. Режим RAS Only в наших чипах тоже присутствует, но требует 9 бит.

Поэтому если регенерация на плате делается минимальными средствами (8-bit RAS only) то наш чип работать не будет. Будет дохнуть каждая 512-я ячейка. Если же он применяется в каком-нибудь видеоадаптере например, где регенерация выполняется просто по факту чтения последовательных ячеек - то будет. Забавно, что буржуйская микросхема в наших платах работает на ура.


Вообще говорят, что наши скололи какую-то японскую микросхемку где как раз были такие грабли. Вдобавок, выпускались вроде как чипы на импортных кристаллах, К565РУ7К (кристалл) и К565РУ7И (импортные) по слухам.

буду надеяться что заработают РУ7 в этой плате.

Закажу 10 565ру7г а остальные кр565ру7в

и отпишусь По времени на все заказы и доставки обойдется примерно недели 2

[offtop]кстати , а какой объем ру5 и ру7 ?[/offtop]