Полигон-2

А выходы старых (подлежащих тестированию) надо же при этом, по идее, отрывать от схемы. Или хотя бы снимать со старых микросхем сигналы управления.
Ведь выходы РУ5 или РУ7 не с открытым коллектором, их нельзя объединять в монтажное ИЛИ. Если в одной и той же ячейке в одной микросхеме окажется 0, а в другой 1, и из обоих одновременно такое прочитается - есть вероятность спалить выход у обоих...

Да и опять же, проверочные разряды не выведены на шину, они пишутся/читаются только схемой коррекции ошибок. Не вижу способа загнать в них тестовый шаблон, чтобы потом прочитать его и сравнить с оригиналом...
Но как-то ж вроде тестировали.

Ладно, если не придумаю ничего лучше - оторву по три информационных разряда из каждого байта и подкину вместо них проверочные...

В принципе, можно было бы считать SEF, DEF и синдром ошибки на цикле чтения, и по нему определить дохлый бит, но для этого нужен логический анализатор, которого у меня быстро не предвидится...

Наверное, всё-таки проще будет временно подключить проверочные разряды вместо информационных.
На каждый байт удастся обойтись резкой двух дорожек и несколькими перемычками.

Одна плата попалась какая-то злополучная, уже замучался перепаивать, почти все РУ7 с датой 8910 полудохлые, что ж за партия была такая неудачная-то...

Нет, я хочу контрольные разряды вместо основных информационных подсунуть, и тогда их можно будет протестировать обычным тестом вместе со всем основным полем.
Для этого сначала хочу вычистить основное, уже штук пять микрух поменял, и каждый раз дальше вылазят новые ошибки (тест в ПЗУ простенький, показывает только 8 первых).